PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-308507
(43)Dat of publication of application : 17.11.1998

(51)Int.Cl. H01L 27/146
H01L 27/14
H04N 1/028
H04N 5/335

(21)Application number : 09-203817
(22)Date of filing : 14.07.1997

(71)Applicant : TOSHIBA CORP
(72)Inventor : YAMASHITA HIROSHI
IHARA HISANORI
YAMAGUCHI TETSUYA
INOUE IKUKO
NOZAKI HIDETOSHI

(30)Priority
Priority number : 09 48068 Priority date : 03.03.1997 Priority country : JP

(54) SOLID-STATE IMAGE SENSING DEVICE AND ITS APPLICATION SYSTEM

(57)Abstract:
PROBLEM TO BE SOLVED: To prevent remarkable deterioration of reproduced image by leak current generated by depletion of crystal mismatching in an area near an isolation region.
SOLUTION: A p-n junction surface is formed not to allow crystal mismatching 26 of a silicon board existing in an area near an isolation insulation layer 23 in a circumference of a photoelectric conversion part, such as a photodiode and a p-n junction depletion layer 25 of a photodiode to overlap each other on a semiconductor board 21. A p+-region 24 for isolation is formed in a part wherein an n-type region 22 is not formed below the isolation insulation layer 23. A d pth of the n-type region 22 from a board surface of a photoelectric conversion part is formed deeper than a depth of the isolation insulation layer 23 from a board surface of a photoelectric conversion part.



LEGAL STATUS

[Date of request for examination]	26.09.2000
[Date of sending the examiner's decision of rejection]	
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]	
[Date of final disposal for application]	
[Patent number]	3455655
[Date of registration]	25.07.2003
[Number of appeal against examin r's decision of rejection]	
[Date of requesting appeal against xaminer's decision of rejection]	
[Date of xtinction of right]	

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁（ＪＰ）　(12) **公開特許公報（A）**　(11)特許出願公開番号

特開平10－308507

(43)公開日　平成10年(1998)11月17日

(51)Int.Cl.[6]	識別記号	ＦＩ	
Ｈ０１Ｌ　27/146		Ｈ０１Ｌ　27/14	Ａ
27/14		Ｈ０４Ｎ　1/028	Ｚ
Ｈ０４Ｎ　1/028		5/335	Ｅ
5/335		Ｈ０１Ｌ　27/14	Ｄ

審査請求　未請求　請求項の数７　ＦＤ　（全 32 頁）

(21)出願番号　特願平9－203817

(22)出願日　平成９年(1997)７月14日

(31)優先権主張番号　特願平9－48068

(32)優先日　平９(1997)３月３日

(33)優先権主張国　日本（ＪＰ）

(71)出願人　000003078
株式会社東芝
神奈川県川崎市幸区堀川町72番地

(72)発明者　山下　浩史
神奈川県川崎市幸区小向東芝町１番地　株式会社東芝研究開発センター内

(72)発明者　井原　久典
神奈川県川崎市幸区小向東芝町１番地　株式会社東芝研究開発センター内

(72)発明者　山口　鉄也
神奈川県川崎市幸区小向東芝町１番地　株式会社東芝研究開発センター内

(74)代理人　弁理士　鈴江　武彦　（外６名）

最終頁に続く

(54)【発明の名称】　固体撮像装置および固体撮像装置応用システム

(57)【要約】

【課題】素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流によって再生画像を著しく劣化させないこと。

【解決手段】半導体基板２１上で、フォトダイオード等の光電変換部の周囲にある素子間分離絶縁層２３付近に存在するシリコン基板の結晶不整合２６と、フォトダイオードのｐｎ接合空乏層２５とが重ならないように、ｐｎ接合面を形成する。上記素子間分離絶縁層２３の下方でｎ型領域２２が形成されていない部分には、素子分離のためのｐ'領域２４を形成する。上記光電変換部の基板表面からのｎ型領域２２の深さは、光電変換部の基板表面からの素子間分離絶縁層２３の深さよりも深く形成する。



1

【特許請求の範囲】

【請求項１】少なくとも第１導電型の半導体基板上に形成された第１導電型と第２導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、

上記光電変換部を形成する信号電荷と同じ第２導電型の拡散層領域の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする固体撮像装置。

【請求項２】上記接合深さは上記光電変換部基板表面から上記第２導電型の拡散層領域までの距離であることを特徴とする請求項１に記載の固体撮像装置。

【請求項３】上記接合深さは上記光電変換部基板表面から該光電変換部の接合部の界面までの距離であることを特徴とする請求項１に記載の固体撮像装置。

【請求項４】上記光電変換部の基板表面に第２導電型の拡散層領域が形成されていることを特徴とする請求項１に記載の固体撮像装置。

【請求項５】少なくとも第１導電型の半導体基板上に形成された第１導電型と第２導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、

上記接合部の接合面のうち光電変換部基板表面と接する部分の接合面位置と上記素子間分離絶縁層の光電変換部側端部との距離は、上記素子間分離層の光電変換部基板界面からの深さ方向の距離より大きいことを特徴とする固体撮像装置。

【請求項６】上記接合部の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする固体撮像装置。

【請求項７】被写体からの光学像を受光し、この光学像を所定位置に導く光学系と、

前記所定位置に導かれた光学像を画素単位で前記光学像の光量対応の電気信号に光電変換するセンサを備えた画像処理手段、この画像処理手段の出力を所定形態に加工して出力する信号加工部を有し、前記センサが、前記所定位置に配置された光電変換素子と、

この光電変換素子と接続された増幅ＭＯＳトランジスタを含み、前記光電変換素子の出力を増幅して出力する出力回路と、を有し、

前記センサは請求項(1)乃至(6)いずれか一項記載の固体撮像装置を用いていることを特徴とする固体撮像装置応用システム。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は増幅型撮像装置に関し、より詳細には結晶不整合が空乏化することで生じるリーク電流を低減する固体撮像装置に関するものである。また、この発明はその高感度、低雑音化した固体撮像装置を用いた応用システムに関するものである。

2

【０００２】

【従来の技術】図９は、従来の一般的な増幅型ＭＯＳセンサと称される固体撮像素子の回路図の一例を示したものである。

【０００３】図９に於いて、光電変換を行うフォトダイオード1_{11}、1_{12}、1_{13}、…、1_{33}、…と、該フォトダイオード1_{11}、1_{12}、1_{13}、…、1_{33}、…の信号を増幅する増幅トランジスタ2_{11}、2_{12}、2_{13}、…、2_{33}、…と、信号を読出すラインを選択する垂直選択トランジスタ3_{11}、3_{12}、3_{13}、…、3_{33}、…と、信号電荷をリセットするリセットトランジスタ4_{11}、4_{12}、4_{13}、…、4_{33}、…とにより構成される単位セルが、２次元状に配列されている。図９には、単位セルが３×３個配列された例が示されているが、実際にはこれより多くの単位セルが配列される。

【０００４】垂直シフトレジスタ５からは、水平方向に水平アドレス線6_1、6_2、6_3、…と、リセット線7_1、7_2、7_3、…が配線されており、それぞれ上述した各単位セルに接続されている。すなわち、水平アドレス線6_1、6_2、6_3…は垂直選択トランジスタ3_{11}、3_{12}、3_{13}、…、3_{33}、…のゲートに結線され、信号を読出すラインが決定される。また、リセット線7_1、7_2、7_3…は、リセットトランジスタ4_{11}、4_{12}、4_{13}、…、4_{33}、…のゲートに結線されている。

【０００５】上記増幅トランジスタ2_{11}、2_{12}、2_{13}、…、2_{33}、…のソースは垂直信号線8_1、8_2、8_3、…に結線されている。これら垂直信号線8_1、8_2、8_3、…の一端には、共通ゲート配線９及び共通ソース配線１０に接続された負荷トランジスタ11_1、11_2、11_3、…が設けられている。そして、上記垂直信号線8_1、8_2、8_3、…の他端には、水平選択トランジスタ12_1、12_2、12_3、…が結線されている。上記水平選択トランジスタ12_1、12_2、12_3、…は、水平シフトレジスタ１３から供給される選択パルスにより選択されるもので、水平信号線１４に結線されている。

【０００６】そして、各単位画素に入射された光は、フォトダイオード1_{11}、1_{12}、1_{13}、…、1_{33}、…で電気信号に変換され、信号走査回路で順次読出される。

【０００７】図１０は、単位画素のうちフォトダイオード部分の構造を示すもので、（ａ）は断面図、（ｂ）は平面図である。

【０００８】図１０に於いて、Ｐ型シリコン基板１５の一方の主表面の近傍にフォトダイオードを構成するｎ型領域１６が形成されている。このｎ型領域１６の上面及び該ｎ型領域１６が形成されていない部分のシリコン基板１５の主表面には、ＬＯＣＯＳと称される素子間分離絶縁層１７が、図示の如くｎ型領域１６上で薄く、それ以外の部分でシリコン基板１５に入り込むように厚く形成されている。更に、上記素子間分離絶縁層１７の下方

で上記ｎ型領域１６が形成されていない部分には、素子分離のためのｐ⁺領域１８が形成されている。尚、１９はフォトダイオードのｐｎジャンクションの空乏層である。

【０００９】図１１は、このように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。この場合、ｎ型領域１６の拡散層濃度は$2\times10^{17}cm^{-3}$、シリコン基板１５の拡散層濃度は$1\times10^{17}cm^{-3}$である。そして、ｎ型領域１６の表面からの深さは０．２μｍであることがわかる。

【００１０】

【発明が解決しようとする課題】このような絶縁膜構造の場合には、素子間分離絶縁層近傍のシリコン基板１５に応力がかかり、それがために素子形成時の高温熱工程で、シリコン基板結晶に結晶不整合２０ができる場合がある。また、このような結晶不整合２０は、素子間分離絶縁層１７からシリコン結晶側に、およそ絶縁層深さの距離が図示矢印Ａ程度までの領域で発生する。

【００１１】上記結晶不整合２０はキャリアの発生準位となる。そして、結晶不整合２０が１５のフォトダイオードの空乏層内に入ると、そこをキャリア発生中心として著しいリーク電流が発生する。このようなリーク電流は擬信号となるので、著しく再生画像を劣化させてしまう。

【００１２】このように、従来のＭＯＳ型固体撮像装置に於いては、素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流が、再生画像を著しく劣化させるという課題を有していた。

【００１３】したがってこの発明は、素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流によって再生画像を著しく劣化させることのない固体撮像装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】すなわちこの発明は、

(1)　少なくとも第１導電型の半導体基板上に形成された第１導電型と第２導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記光電変換部を形成する信号電荷と同じ第２導電型の拡散層領域の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする。

【００１５】(2)　またこの発明は、少なくとも第１導電型の半導体基板上に形成された第１導電型と第２導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記接合部の接合面のうち光電変換部基板表面と接する部分の接合面位置と上記素子間分離絶縁層の光電変換部側端部との距離は、上記素子間分離層の光電変換部基板界面からの深さ方向の距離より大きいことを特徴とする。

【００１６】この発明によれば、フォトダイオード等の光電変換部の周囲にある素子間分離絶縁層近くにあるシリコン基板の結晶不整合と、フォトダイオードのｐｎ接合空乏層とが重ならないようｐｎ接合面を形成する。そのため上記結晶不整合が空乏化することにより生ずるリーク電流を著しく低減することができる。

【００１７】またこの発明では、フォトダイオードのｐｎ接合の底面が桔晶不整合の無い素子間分離絶縁層から離れた深い位置に形成されるため、結晶不整合部分が空乏化することなく、従ってリーク電流は発生しない。

【００１８】更に、この発明によれば、フォトダイオードのｐｎ接合面のうち基板界面と交わる部分の位置が素子間分離絶縁層から基板界面方向に平行な方向に離れ位置に形成されているため、結晶不整合部分が空乏化することなく、従ってリーク電流は発生しない。

【００１９】(3)　被写体からの光学像を受光し、この光学像を所定位置に導く光学系と、前記所定位置に導かれた光学像を画素単位で前記光学像の光量対応の電気信号に光電変換するセンサを備えた画像処理手段、この画像処理手段の出力を所定形態に加工して出力する信号加工部を有し、前記センサが、前記所定位置に配置された光電変換素子と、この光電変換素子と接続された増幅ＭＯＳトランジスタを含み、前記光電変換素子の出力を増幅して出力する出力回路と、を有し、前記センサは(1)または(2)いずれかの固体撮像装置を用いていることを特徴とする固体撮像装置応用システムを提供する。

【００２０】この発明によれば、低雑音、高画質の固体撮像装置応用システムが得られる。

【００２１】

【発明の実施の形態】以下、図面を参照してこの発明の実施の形態を説明する。

【００２２】（第１の実施の形態）図１は、この発明の固体撮像装置の第１の実施の形態に係る単位セルの構造を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【００２３】図１に於いて、Ｐ型シリコン基板２１の一方の主表面の近傍にフォトダイオードを構成するｎ型領域２２が形成されている。このｎ型領域２２の上面及び該ｎ型領域２２形成されていない部分のシリコン基板２１の表面には、Ｌｏｃｏｓと称される素子間分離絶縁層２３が、図示の如くｎ型領域２２上で薄く、それ以外の部分でシリコン基板２１に入り込むように厚く形成されている。

【００２４】更に、上記素子間分離絶縁層２３の下方で上記ｎ型領域２２が形成されていない部分には、素子分離のための（チャネルストッパ用）ｐ⁺領域２４が形成されている。尚、２５はフォトダイオードのｐｎジャンクションの空乏層であり、２７は素子間分離絶縁層２３の端部を表している。

5

【００２５】そして、図中矢印B_1で示される上記ｎ型領域２２の上面、すなわち光電変換部の基板表面からの該ｎ型領域２２の深さは、およそ０．４μｍである。この深さB_1は、図中矢印Ｃで表される光電変換部の基板表面からの素子間分離絶縁層２３の深さよりも深く形成される。

【００２６】図２は、このように構成された固体撮像装＊

6

＊置の単位画素の不純物のプロファイルを示した特性図である。この場合、ｎ型領域２２の拡散層濃度のピークは下記表１に示されるように、$2\times10^{17}cm^{-3}$、シリコン基板２１の拡散層濃度は$1\times10^{17}cm^{-3}$である。

【００２７】

【表１】

各領域のパラメータ

	拡散層	拡散層濃度	イオン種	イオン注入加速度	イオン注入ドーズ量
(1)	p－well	$1\times10^{17}cm^{-3}$	Boron		
	n	$2\times10^{17}cm^{-3}$	Phosphor	40keV	$1\times10^{13}cm^{-2}$
(2)	n	$2\times10^{17}cm^{-3}$	Phosphor	90keV	$1\times10^{13}cm^{-2}$
(3)	p^+	$1\times10^{19}cm^{-3}$	Boron	30keV	$8\times10^{14}cm^{-2}$
	n	$2\times10^{17}cm^{-3}$	Phosphor	200keV	$2\times10^{13}cm^{-2}$
(4)	p^+(パーズビーク)	$3\times10^{17}cm^{-3}$	Boron	80keV	$1\times10^{14}cm^{-2}$
	p^+(チャネルストッパ)	$2\times10^{17}cm^{-3}$	Boron	90keV	$4\times10^{13}cm^{-2}$

上述したように、素子間分離絶縁層２３の近辺には、シリコン基板２１に結晶不整合２６ができやすい。そして、この結晶不整合２６がフォトダイオードの空乏層２５内に侵入すると、そこをキャリア発生中心として著しいリーク電流が発生してしまう。

【００２８】しかしながら、この第１の実施の形態の構造によれば、ｐｎ接合深さB_1が光電変換部の基板表面からの絶縁層深さＣより大きくなるよう、ｐｎ接合が形成されている。このように、ｐｎ接合深さB_1を光電変換部の基板表面からの絶縁層深さＣより大きく形成すると、結晶不整合２６はｐｎ接合の空乏層２５には到達しない。このため、結晶不整合２６によるリーク電流は抑圧される。

【００２９】図３は、第１の実施の形態の変形例を示したもので、単位セルの構造の断面図である。この第１の変形例の平面構成は、図１（ｂ）と同様であるので省略する。

【００３０】尚、以下に述べる実施の形態に於いて、上述した第１の実施の形態と同じ部分には同一の参照番号を付して説明を省略する。

【００３１】図３に於いて、フォトダイオードとしてのｎ型領域２２の表面には、p^+領域２９が形成されている。これは、シリコン基板２１と酸化膜表面に存在する界面準位に対して、該p^+領域２９をシールドすることによって、界面準位を介して発生するリーク電流を防止するために形成されたものである。

【００３２】図４は、図３のように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。この場合、上記表１に示されるように、ｎ型領域２２の拡散層濃度は$2\times10^{17}cm^{-3}$、p^+領域２９の拡散層濃度は$1\times10^{19}cm^{-3}$である。また、ｎ型領域２２は０．４μｍをピークとして光電返還部の表面から０．７μｍの深さで形成されている。

【００３３】このように構成しても、図中矢印B_2で示されるフォトダイオードのｐｎ接合深さB_1を光電変換部の基板表面からの絶縁層深さＣより大きくなるように形成すれば、結晶不整合２６はｐｎ接合の空乏層２５には到達しないため、結晶不整合２６によるリーク電流は抑圧される。

【００３４】次に、第１の実施の形態の第２の変形例を説明する。

【００３５】図５は、第１の実施の形態の第２の変形例を示したもので、単位セルの構造の断面図である。この第１の変形例の平面構成は、図１（ｂ）と同様であるので省略する。

【００３６】図５に於いて、結晶不整合部分が空乏化しないように、素子間分離絶縁層２３の下方で、素子分離のためのp^+領域２４と界面準位のシールド用のp^+領域２９との間に、新たに欠陥シールド用のp^+領域３０が設けられる。この欠陥シールド用のp^+領域３０の濃度が十分に高いならば、この新たに設けられたp^+領域３０とフォトダイオードを構成するｎ型領域２２とで構成されるｐｎ接合の空乏層が結晶不整合２６の部分には達しない。すると、この結晶不整合部分からリーク電流が発生することが抑圧される。

【００３７】このように、素子間分離絶縁層２３の端部に新たに欠陥シールド用のp^+領域３０が設けられると、フォトダイオードのｎ型領域２２と重なることにな

り、実質的にｎ型領域２２の体積が減ってしまう。すると、フォトダイオードに蓄積可能な信号電荷量が減ってしまうので、信号飽和量が減少するという問題が生じてしまう。

【００３８】このため、図５に示されるように、フォトダイオードのｎ型領域２２の深さB'を例えば図３に示される構造の単位セルのｎ型領域２２の深さB₂よりも深く設定する。これにより、新たに追加した欠陥シールド用のp⁺領域３０とｎ型領域２２が重なる体積が小さくなるので、飽和信号量が減少するということはなくなる。

【００３９】尚、上記p⁺領域３０（バーズビーク）及びp⁺領域２４（チャネルストッパ）の各パラメータは、上記表１に表されるとおりである。

【００４０】（第２の実施の形態）次に、この発明の第２の実施の形態を説明する。

【００４１】図６は、この発明の第２の実施の形態に係る単位セルの断面構造を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【００４２】この第２の実施の形態に於いては、素子間分離絶縁層２３の端部３１からｎ型領域２２の端部までの距離Ｄ（図示矢印）が、素子間分離絶縁層２３の、光電変換部の表面からの深さ方向の距離Ｃよりも大きく設定されている。そのため、ｐｎ接合の空乏層２５は、結晶不整合２６からは十分に離れるので、リーク電流が発生することは無い。

【００４３】（第３の実施の形態）次に、この発明の第３の実施の形態について説明する。

【００４４】図７は、この発明の第３の実施の形態に係る単位セルの断面構造を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【００４５】この第３の実施の形態に於いて、ｎ型領域２２の深さB₄を光電変換部の基板表面からの絶縁層深さＣより大きく設定する。同時に、ｐｎ接合端部と素子間分離絶縁層２３の端部３２との距離Ｄを、上記絶縁層深さＣよりも大きく設定する。

【００４６】このように、第３の実施の形態に於いては、ｎ型領域２２の深さB₄とｐｎ接合端部と素子間分離絶縁層２３の端部３２との距離Ｄを、絶縁層深さＣよりも大きく設定したので、ｐｎ接合空乏層２５は結晶不整合２６から十分に離れる。そのため、リーク電流は発生しない。

【００４７】図８は、第３の実施の形態の変形例を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【００４８】この変形例は、上述した第１の実施例の第２の変形例と同様に、結晶不整合部分が空乏化しないように、素子間分離絶縁層２３の下方で、素子分離のためのp⁺領域２４とｎ型領域２２との間に、新たに欠陥シールド用のp⁺領域３０が設けられている。加えて、フォトダイオードのｎ型領域２２の深さB₆及びｐｎ接合端部と素子間分離絶縁層２３の端部３３との距離Ｄが、絶縁層深さＣよりも大きく設定される。

【００４９】これにより、ｐｎ接合空乏層２５は結晶不整合２６から十分に離れるので、リーク電流は発生しない。

【００５０】次に、第１乃至第３の実施の形態において説明した如き構造のＭＯＳ型の増幅型固体撮像素子（ＣＭＯＳセンサ）の応用例を説明する。

【００５１】（第４の実施の形態）上述した高光電変換ゲイン、低雑音の増幅型ＭＯＳ固体撮像装置（ＣＭＯＳセンサ）を使用した応用装置の実施例を説明する。

【００５２】固体撮像素子として、従来よりＣＣＤセンサを用いることが一般的である。固体撮像素子の基本的構成は図１２に示すように、入力部Ⅰ、処理部II、出力部III からなる。入力部Ⅰは受光部であり、この受光部Ⅰは画素を構成するフォトダイオードを複数画素分、配列して、受光量に対応して各画素から電気信号を出力する構成である。処理部IIはこの各画素の信号を順に読み出すと共に、ノイズキャンセルする部分であり、出力部III は各画素から読み出された信号を出力する回路である。ＣＣＤセンサの場合、複数種の駆動電源を必要とし、省エネ化をはかりにくく、また、電池駆動とする場合に、複数種の電圧を作るために、回路規模の大きな電源回路を必要とする。

【００５３】本発明ではＣＣＤセンサの代わりに、単一電源で駆動可能なＭＯＳセンサを用い、そして、かつまた、低雑音、高画質化を図るために、上述した本発明のＭＯＳセンサを用いた応用システムとする。

【００５４】尚、本発明においての主題ではないが、固定パターンノイズの対策をとる必要のある場合も念頭において、ここでは、前記処理部に読み出し制御の回路のほかにノイズキャンセラ回路を設けてた例を示す。そして、これにより一層の省エネ化と、小型化、高画質化を図る。

【００５５】本発明で用いられるＣＭＯＳセンサは、ｍ×ｎ個のフォトダイオードをマトリックス状に配列したｍ×ｎ画素構成のＭＯＳセンサであり、フォトダイオードｍ×ｎ個をマトリックス状に配列した受光部（入力部）と、この受光部を構成する各フォトダイオードから順に信号を読み出すための読み出し部およびノイズキャンセラ回路部を備えた処理部、この処理部で読み出された信号を出力する出力部から構成される。

【００５６】処理部には読み出し部と本発明によるノイズキャンセラ回路が設けられている。本発明で用いられるＭＯＳセンサは、雑音成分のみを取り出すタイミングと、雑音成分の乗った信号成分の取り出しのタイミングとに分けて信号を取り出し、これより雑音成分をキャンセルすることで、雑音の影響の無い信号成分を得ようとするものである。そして、ノイズキャンセラ回路は雑音

成分のみの出力時と、雑音成分と信号成分の出力時とでインピーダンスを揃えることができるようにして精度良くノイズをキャンセルできるようにした。このようなノイズキャンセラ回路が備えられていることにより、本発明で用いるＭＯＳセンサは、十分に実用化レベルに達した低ノイズで、しかも高速にノイズキャンセルが行える高性能なＭＯＳセンサとなっている。

【００５７】なお固体撮像素子として、本発明で用いられるＭＯＳセンサを用いるようにすると、ＭＯＳセンサにおける光電変換を行うセンサ部と、その他の回路（ＩＶ変換回路、ＡＧＣ回路、ＣＬＰ回路、ＡＤＣ回路）は、通常のＭＯＳプロセスを用いて製造することができるようになる。そのため、これらの回路を同一半導体チップ上に形成することが容易になる。また、これにより低消費電力化が実現され、ビデオカメラ等においては単一電圧で駆動可能になって、電源回路が簡易化され、電池駆動がし易くなる。

【００５８】（第５の実施の形態）システム応用例を説明する。低消費電力・低電圧化を図り、しかもＳ／Ｎの良い、単一電源化を図ったＭＯＳ型固体撮像装置を適用した各種システムを説明する。

【００５９】図１３に画像検出部としてＭＯＳセンサを用いた装置の一般的構成を示す。図に示すように、光学系Ａ１、ＭＯＳセンサＡ２、信号応用部Ａ３より構成されている。光学系Ａ１は、ＭＯＳセンサＡ２に光学像を導く装置であり、具体的にはレンズ、プリズム、ピンホール、ダイクロイックミラー、集光性光ファイバ、凹面鏡、凸面鏡、色フィルタ、シャッタ機構、絞り機構等を、システムの用途に応じて適宜組み合わせて構成される。

【００６０】ＭＯＳセンサＡ２は光学系Ａ１にて導かれた光学像をその光量対応に画像信号に変換すると共に、ノイズキャンセル処理して雑音のない信号成分のみを出力する装置である。ＭＯＳセンサＡ２の有するこのノイズキャンセル処理の要素が、詳細は後述する重要な要素の一つであるノイズキャンセラ回路である。

【００６１】信号応用部Ａ３はノイズキャンセル処理されたＭＯＳセンサＡ２の出力をを、システムの形態に応じて加工する装置である。例えば、システムとしてビデオカメラを想定した場合においては、信号応用部Ａ３はＭＯＳセンサＡ２から出力された画像信号をＰＡＬ方式、あるいはＮＴＳＣ方式等の複合映像信号に変換するなどの応用機能部分である。

【００６２】ＭＯＳセンサＡ２は、単一電源で駆動可能であり、また、光を電気信号に変換するための受光部としてフォトダイオードを用いている。フォトダイオードは画素に相当するものであり、複数個、マトリクス状に配設してあるのは、従来と同じである。画素を微細化するために、フォトダイオードは面積が小さくなるが、そのため、出力は小さくなり、その小さな出力を増幅するために、画素に対応して増幅器（トランジスタ）を設けてある。この増幅器（トランジスタ）を通すことで発生する雑音（増幅トランジスタの特性上、避けられない雑音成分）を、ＭＯＳセンサＡ２の有するフォトダイオードの出力のリセット操作、このリセット操作時の増幅器（トランジスタ）の出力信号（雑音成分）の保持、この保持した出力信号（雑音成分）とリセット操作前、またはリセット操作終了後の増幅器（トランジスタ）の出力信号（“信号成分＋雑音成分”）を利用しての両者のキャンセル処理といった処理操作を行うことで、ノイズキャンセルして信号成分のみを抽出する。

【００６３】また、このＭＯＳセンサＡ２は後述する構成にすることにより、出力信号の電圧振幅が１０ｍＶ程度以下で、出力電流が１μＡ程度の以上の１／ｆ雑音の無い出力を得ることができる。さらにこのＭＯＳセンサＡ２の出力のダイナミックレンジはＣＣＤセンサと同程度の７０ｄＢまたはそれ以上にまで向上し、適当な信号処理を施すことにより、銀塩フィルムど同程度の９０ｄＢまで更に向上させることも可能である。

【００６４】この結果、単一電源で、高感度の増幅型ＭＯＳセンサを撮像デバイスとして用いた各種システムを実現でき、低消費電力・低電圧化を図ると共に、しかもＳ／Ｎの良い増幅型ＭＯＳ型固体撮像装置（増幅型ＭＯＳセンサ）の応用装置を提供できる。

【００６５】（第６の実施の形態）

＜増幅型ＭＯＳセンサのビデオカメラへの応用＞図１５に本発明におけるＭＯＳセンサを用いたビデオカメラの実施例を示す。図１５に示すように、本発明のビデオカメラ１００は、被写体像をとりこむ光学系であるレンズ１０１、この光学系のフォーカス調整するためのフォーカス調整機構１０２、光学系の入射光量を調整する絞り機構１１６やフォーカス調整機構１０２を制御する絞り調整・フォーカス調整回路１０３、レンズ１０１で結像された光学像を画素単位でその光学像の光量に対応した電気信号に変換する撮像素子であるＭＯＳセンサ１０５、ＭＯＳセンサ１０５の結像面側に設けられ、画素毎にＲＧＢのいずれかのカラーフィルタ部を有するカラーフィルタアレイ１０４、ＭＯＳセンサ１０５により得られた電気信号を電圧信号に変換する電流電圧変換回路１０６、電流電圧変換回路１０６を経て得られた電圧信号のレベルを調整するＡＧＣ回路１０７、ＡＧＣ回路１０７を経てレベルが揃えられた電圧信号をクランプするクランプ回路（ＣＬＰ）１０８、ＣＬＰ１０８からの出力をレベル対応のデジタル信号に変換するアナログデジタル変換回路（ＡＤＣ）１０９、システムの動作の基本となるタイミングをとるタイミングパルス（クロック信号）を発生するタイミング制御回路１１０、このタイミング制御回路１１０の出力するクロック信号に同期してＭＯＳセンサ１０５の駆動制御をするＴＧ／ＳＧ回路１１１、ＡＤＣ１０９からの出力であるデジタル信号をブ

ロセス処理するプロセス制御回路１１２、このプロセス制御回路１１２によりプロセス処理された信号をエンコードするエンコーダ回路１１３、エンコードされた信号を出力する出力回路１１４、出力回路１１４を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路１１５よりなる。

【００６６】このような構成のビデオカメラ１００において、被写体からの光は、レンズ１０１を通してＭＯＳセンサ１０５に入射し、入射した光は光電変換によって電気信号に変換され電流値として出力される。ＭＯＳセンサ１０５上には各画素に対応して赤、青、緑の色フィルタが規則的に配列されたカラーフィルタアレイ１０４が形成されており、これにより、１個のＭＯＳセンサ１０５から３原色に対応するカラー画像信号が電気信号として出力される。

【００６７】ＭＯＳセンサ１０５から出力された電気信号は、電流電圧変換回路１０６、ＡＧＣ回路１０７、ＣＬＰ回路１０８を介してＡＤＣ回路１０９に供給される。

【００６８】ＡＤＣ回路１０９はＣＬＰ回路１０８からの画像信号に基づいて、例えば１サンプル値が８ビットからなるデジタルデータに変換し、このデータをプロセス制御回路１１２へ供給する。

【００６９】プロセス制御回路１１２は、例えば色分離回路、クランプ回路、ガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路１１２により処理された信号は、エンコーダ回路１１３に送られる。

【００７０】エンコーダ回路１１３では、送られてきた信号を演算し、輝度信号、色差信号に変換する。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路１１３においてＰＡＬやＮＴＳＣ方式等への複合映像信号に変換する処理が施される。

【００７１】また、ＭＯＳセンサ１０５、電流電圧変換回路１０６は、ＴＧ／ＳＧ（タイミングジェネレータ／シグナルジェネレータ）回路１１１から送られるタイミング信号、同期信号によりタイミングが制御される。このＴＧ／ＳＧ回路１１１の動作電源および出力電圧は、ＭＯＳセンサ１０５に供給される電源レベルと同一である。

【００７２】その後、映像信号は出力回路１１４を介してＤ／Ａ変換回路１１５に与えられ、このＤ／Ａ変換回路１１５はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路１１４を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。

【００７３】本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に３０フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができて、Ｓ／Ｎの良い高画質の画像信号を得ることのできるビデオカメラを提供できるようになる。

【００７４】なお、この実施例において、カラーフィルタアレイ１０４と撮像デバイスであるＭＯＳセンサ１０５は別体の構成のものを使用したが、近年においてはＣＣＤデバイスを例に考えてみると、撮像デバイスとカラーフィルタを一体にしたものも多い。そこで、カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した構成のものを使用するようにすることもできる。カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した撮像デバイスは図１４の如き構成とすれば良い。

【００７５】すなわち、多数の微細なフォトダイオードＰＤがマトリクス状に配置されて形成された半導体基板Ｓｕｂの各フォトダイオード受光面側に、各フォトダイオード受光面の領域部分を開口させたしゃ光マスクであるしゃ光膜Ｍstを例えば、アルミニウムにより形成して、その上に透明な平滑膜Ｍftを形成し、さらにその上にシアンフィルタＦCy，マゼンタフィルタＦMg，イエローフィルタＦYeを形成する。

【００７６】フォトダイオードＰＤは、マゼンタ像用Ｍｇ、グリーン像用Ｇ、イエロー像用Ｙｅ、シアン像用Ｃｙに分けてあり、シアンフィルタＦCyはグリーン像用とシアン像用のフォトダイオードの受光面上に、また、マゼンタフィルタＦMgはマゼンタ像用のフォトダイオードの受光面上に、イエローフィルタＦYeはイエロー像用のフォトダイオードの受光面上に、それぞれ位置するように形成する。そして、上面に透明なオーバーコート層Ｏｃを形成し、その上にマイクロレンズアレイＬmcを形成する。マイクロレンズアレイＬmcは多数の微小なレンズを並べて形成したものであり、それぞれの微小なレンズ部分はフォトダイオードＰＤの受光面上に、来るように設計されている。このマイクロレンズアレイＬmcにより、フォトダイオードＰＤに対する光の入射量を確保し、フォトダイオードＰＤの検出感度を高めている。

【００７７】このようなカラーフィルタ・一体形成型の撮像デバイスを単板式撮像系の撮像素子（ＭＯＳセンサ１０５）として用いるようにすると、カラーフィルタを別置きにする必要が無くなり、ＭＯＳセンサ１０５の受光面における各画素に対するカラーフィルタの位置合わせを省くことができ、光学系の省スペース化を図ることができるようにもなる。

【００７８】（第７の実施の形態）

＜増幅型ＭＯＳセンサのビデオカメラへの応用＞図１６に本発明におけるＭＯＳセンサを用いた別のビデオカメラの実施例を示す。図１６に示す例は、図１５が単板式撮像系であったのに対して、撮像系をＲＧＢ（赤、緑、

青）の３系統にわけた３板式のビデオカメラの例である。図１６に示すように、本発明のビデオカメラ１００－２は、被写体像をとりこむ光学系であるレンズ１０１、この光学系のフォーカス調整するためのフォーカス調整機構１０２、光学系の入射光量を調整する絞り機構１１６やフォーカス調整機構１０２を制御する絞り調整・フォーカス調整回路１０３、レンズ１０１で取り込まれた光学像をＲＧＢの三原色成分に分解する色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂ、これら色分解プリズム２０１Ｒ，２０１Ｇ，２０１ＢによりＲＧＢの三原色成分に分解された画像が結像されて画素単位でその光学像の光量対応の電気信号に変換する撮像素子であるＲ成分用、Ｇ成分用、Ｂ成分用のＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂ、これらＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂにより得られた電気信号を電圧信号に変換するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用の電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂ、電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂにて得られた電圧信号のレベルを調整するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂ、ＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂを経てレベルが揃えられた電圧信号をクランプするＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のクランプ回路（ＣＬＰ）１０８Ｒ，１０８Ｇ，１０８Ｂ、ＣＬＰ　１０８Ｒ，１０８Ｇ，１０８Ｂからの出力をレベル対応のデジタル信号に変換するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のアナログデジタル変換回路（ＡＤＣ）１０９Ｒ，１０９Ｇ，１０９Ｂ、システムの動作の基本となるタイミングをとるタイミングパルスを発生するタイミング制御回路１１０、このタイミング制御回路１１０の出力するタイミングパルスに同期してＭＯＳセンサ１０５の駆動制御をするＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のＴＧ／ＳＧ回路１１１、ＡＤＣ　１０９Ｒ，１０９Ｇ，１０９Ｂからの出力であるデジタル信号をプロセス処理するプロセス制御回路１１２、このプロセス制御回路１１２によりプロセス処理された信号をエンコードするエンコーダ回路１１３、エンコードされた信号を入出力制御する出力回路１１４、出力回路１１４を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路１１５よりなる。

【００７９】このような構成のビデオカメラ１００－２において、被写体からの光は、レンズ１０１を通り、色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂを通ってＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像される。

【００８０】これら色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂは光学像をＲＧＢの三原色成分に分解するためのものであり、色分解プリズム２０１Ｒ，２０１Ｇ，２０１ＢによりＲＧＢの三原色成分に分解された画像はそれぞれ成分別に該当のＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像される。

【００８１】ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像されたＲ成分、Ｇ成分、Ｂ成分の光学像は、ここで光電変換されて電流信号になり、明るさ対応の電流値として出力される。

【００８２】ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂから出力された成分別の電気信号は、各成分別の電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂ、ＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂ、ＣＬＰ回路１０８Ｒ，１０８Ｇ，１０８Ｂを介してＡＤＣ回路１０９Ｒ，１０９Ｇ，１０９Ｂに供給される。

【００８３】各成分別のＡＤＣ回路１０９Ｒ，１０９Ｇ，１０９ＢはＣＬＰ回路１０８からの画像信号に基づいて、例えば１サンプル値が８ビットからなるデジタルデータに変換し、このデータをプロセス制御回路１１２へ供給する。

【００８４】プロセス制御回路１１２は、例えばガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路１１２により処理された信号は、エンコーダ回路１１３に送られる。エンコーダ回路１１３では、送られてきた信号を演算し、色バランス等の処理を施す。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路１１３において、標準のカラーテレビジョン放送方式であるＰＡＬ方式やＮＴＳＣ方式等への複合映像信号に変換する処理が施される。

【００８５】また、ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂ、電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂは、自系統対応のＴＧ／ＳＧ回路１１１から送られるタイミング信号、同期信号によりタイミングが制御される。このＴＧ／ＳＧ回路１１１の動作電源および出力電圧は、ＭＯＳセンサ１０５に供給される電源レベルと同一である。

【００８６】その後、映像信号は出力回路１１４を介してＤ／Ａ変換回路１１５に与えられ、このＤ／Ａ変換回路１１５はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路１１４を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。

【００８７】本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に３０フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができて、Ｓ／Ｎを確保して高画質の画像信号を得ることのできるビデオカメラを提供できる。

【００８８】以上の例は、光学像をＲＧＢの三原色成分

に分解するのに色分解プリズムを用いた構成であるが、これはダイクロイックミラーにより、色分解する構成とすることもできる。例えば、赤反射、緑反射、青反射の各ダイクロイックミラーにより、入射光を分離分配し、それぞれＲＧＢの成分に光学像を分解する。その光学像をＲ像用、Ｇ像用、Ｂ像用のＭＯＳセンサで撮像し、Ｒ像、Ｇ像、Ｂ像の画像信号を得る。このようにすると、プリズムを用いずとも、光学像を三原色の成分別にして得ることができる構成となる。

【００８９】（第８の実施の形態）

＜増幅型ＭＯＳセンサのネットワークシステムでの応用＞図１７に上述のビデオカメラ１００，１００－２の信号を、ネットワークを通してモニタ装置等に送るときのシステム構成例を示す。図において、３００はネットワークであり、ＬＡＮ（ローカルエリアネットワーク）や公衆回線（電話回線）、専用線といったものや、インターネット、イントラネットなど、何でも良い。ビデオカメラ１００，１００－２はこのネットワーク３００に対してインターフェース３０１を介して接続される。

【００９０】３１０はインテリジェント端末であり、パーソナルコンピュータ或いはワークステーションなどが相当する。インテリジェント端末３１０はプロセッサやメインメモリ、クロックジェネレータなどを含むコンピュータ本体３１１と、ネットワーク接続用のインターフェース３１２と、画像表示用のメモリであるビデオＲＡＭ３１３、プリンタインターフェース３１４、ＳＣＳＩ（Small Computer System Interface ）などの標準バスインターフェース３１５，３１７、ビデオカメラ接続用のインターフェース３１６などを備えており、これらは内部バスで接続されている。ビデオＲＡＭ３１３にはＣＲＴモニタや液晶ディスプレイなどのモニタ装置３１８が接続されており、また、プリンタインターフェース３１４にはプリンタが接続されている。標準バスインターフェース３１７には光ディスク装置やハードディスク装置或いはＤＶＤ（Digital Video Disc）などの大容量外部記憶装置３２０が接続され、さらには標準バスインターフェース３１７には例えば、ハードコピーからイメージ像を取り込むイメージスキャナ３２１が接続されている。また、ビデオカメラ接続用のインターフェース３１６には例えば上述の実施例で説明した構成のビデオカメラ１００が接続されている。

【００９１】このような構成において、ビデオカメラ１００または１００－２において撮像されることにより得られた被写体の画像は上述したように、エンコーダ回路１１３によりビデオカメラ出力をネットワーク等により通信するためにＭＰＥＧ方式で画像圧縮処理されたデジタル信号に変換する処理が施される。そして、この複合映像信号はデジタルデータとしてインターフェース３０１を介してネットワークでの伝送フォーマットでネットワーク３００へと出力される。ネットワーク３００にはインターフェース３１２を介してインテリジェント端末３１０が接続されており、ビデオカメラ１００または１００－２からの伝送データが当該インテリジェント端末３１０宛てのものであれば、当該インテリジェント端末３１０のコンピュータ本体３１１はこの伝送データをインターフェース３１２を介してネットワーク３００から取り込む。そして、コンピュータ本体３１１はこの伝送データから画像情報部分を抽出する。ビデオカメラ１００または１００－２では画像を圧縮処理しているので、コンピュータ本体３１１は前記画像を伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオＲＡＭ３１３に順次、書き込む。画像は動画であるからビデオＲＡＭ３１３の画像データは次々に更新する。この結果、ビデオＲＡＭ３１３の画像データを画像として表示するモニタ装置３１８にはビデオカメラ１００または１００－２から送られてきた動画が表示されることになる。

【００９２】ビデオカメラ１００において撮像されることにより得られた被写体の画像は、上述したように、エンコーダ回路１１３により、ビデオカメラ出力をネットワーク等により通信するために、ＭＰＥＧ方式で画像圧縮処理されたデジタルデータに変換された後、インターフェース３１６を介してコンピュータ本体３１１に出力され、コンピュータ本体３１１はそれを伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオＲＡＭ３１３に順次、書き込む。画像は動画であるからビデオＲＡＭ３１３の画像データは次々に更新する。このようにしてビデオＲＡＭ３１３の画像データを画像として表示するモニタ装置３１８にはビデオカメラ１００から送られてきた動画が表示される。

【００９３】また、コンピュータ本体３１１はインテリジェント端末３１０に接続されている当該ビデオカメラ１００の画像をネットワーク３００に伝送しようとする場合、そのネットワークでの伝送フォーマットに編集し、インターフェース３１２を介してネットワーク３００へと出力する。

【００９４】（第９の実施の形態）

＜増幅型ＭＯＳセンサのスチルカメラへの応用＞図１８に本発明におけるＭＯＳセンサを用いたスチルカメラの実施例を示す。図１８に示すように、本発明のスチルカメラ４００は、レンズ系や絞りを含み被写体像をとりこむ光学系４１１、この光学系４１１に取り込まれた像が結像されるＭＯＳセンサ４１５、このＭＯＳセンサ４１５の結像面と前記光学系４１１との間に位置してその両者間の光路上に挿脱自在に配され、当該光路上に挿入されている時は光学系４１１で取り込んだ被写体像をファインダ４１４に分配すると共に光路外に脱出された時は光学系４１１で取り込んだ被写体像をＭＯＳセンサ４１５の結像面に結像させるシャッタとしての機能を有するミラー４１２、ミラー４１２の反射光をファインダ４１

４に導くためのミラー４１３、ＭＯＳセンサ４１５から画像の信号を色成分別に読み出す撮像回路４１６、その読み出した出力をデジタル信号に変換するＡ／Ｄ変換器４１７、このＡ／Ｄ変換器４１７により変換されたデジタル信号を画面単位で保持するフレームメモリ４１８、フレームメモリ４１８に保持されたデジタル信号を画面単位で圧縮処理する圧縮回路４１９、画像データを記憶するメモリカード４２１、圧縮回路４１９により圧縮処理されて得られた画像データをメモリカード４２１に書き込むべく制御するカードコントロール回路４２０から構成される。

【００９５】このような構成において、図示しないシャッタボタンを操作することにより、光学系４１１のとらえた被写体像はＭＯＳセンサ４１５に結像される。ＭＯＳセンサ４１５は本発明で用いられるノイズキャンセラ回路を備えた固体撮像装置であり、光学系４１１で取り込まれた光学像が結像されると画素単位で、その光学像の光量対応の電気信号に変換する。カラー画像を撮影できるようにするために、ＭＯＳセンサ４１５はその結像面側に画素毎にＲＧＢいずれかのカラーフィルタ部を有するカラーフィルタアレイが設けてあり、撮像回路４１６はＭＯＳセンサ４１５により得られた電気信号をＲＧＢの成分別に分離して出力する。そして、電流電圧変換回路１０６は撮像回路４１６から出力された色成分別の電気信号をデジタル信号に変換し、この変換されたデジタル信号はフレームメモリ４１８に画面単位で一時保持される。

【００９６】フレームメモリ４１８に保持されたデジタル信号は圧縮回路４１９により画像単位で圧縮処理され、カードコントロール回路４２０に出力される。そして、カードコントロール回路４２０はこの圧縮処理された画像のデータをデータの記憶媒体であるメモリカード４２１に記憶制御する。

【００９７】このようにして、メモリカード４２１には、シャッタボタンを操作する毎に撮影されたスチル画像が、画面単位で圧縮されてメモリカード４２１に記憶される。メモリカード４２１はカメラから着脱可能であり、メモリカード４２１に記憶された画像は、図示しない読取り再生装置に装着して、画像データを伸長して復元し、モニタ装置に表示させたり、ビデオプリンタなどのハードコピー装置に出力して観賞する。

【００９８】本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に複数コマ連続撮影する高速連写を高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なスチルカメラを得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質の写真を得ることのできるスチルカメラを提供できる。

【００９９】（第１０の実施の形態）

＜増幅型ＭＯＳセンサのファクシミリへの応用＞図１９に本発明におけるＭＯＳセンサを用いたファクシミリ装置の実施例を示す。図は原理的な構成を示しており、紙に手書きあるいはプリントした原稿や、写真などのようなシート状の原稿５０１を、図示しない主搬送機構で主走査方向（矢印Ｂ方向）に搬送しつつ、定位置に固定して原稿の横断方向に配されたＭＯＳセンサ５０２にて原稿のイメージ情報を読み取る。５０３は光源、５０４はＭＯＳセンサ５０２の受光面に原稿像を結像させるレンズである。

【０１００】ＭＯＳセンサ５０２は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【０１０１】本ファクシミリ装置にシート状の原稿５０１をセットすると、図示しない主搬送機構がこの原稿５０１を主走査方向（矢印Ｂ方向）に搬送する。そして、定位置に固定してあるＭＯＳセンサ５０２の受光面に、原稿の画像が１ライン相当分ずつ、レンズを５０４を介して結像される。ＭＯＳセンサ５０２はこの結像された原稿のイメージ情報を読み取る。

【０１０２】すなわち、これによりＭＯＳセンサ５０２からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるので、増幅器５０５でこれを出力順に増幅した後、この増幅された画像信号をＡ／Ｄコンバータ５０６でデジタル信号に変換してからモデム５０７で電話回線用に変調して電話回線へと出力する。

【０１０３】受信側ではこの受信した信号を復調し、主走査方向に搬送される記録紙の横断方向に、受信順に信号値対応の濃度で画素をプリントしてゆけば、画像がハードコピーとして再生される。

【０１０４】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なファクシミリ装置を得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で送ることのできるファクシミリ装置を提供できる。

【０１０５】なお、リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のもの出現している。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現でき、この様なものを用いるようにしても良い。

【０１０６】（第１１の実施の形態）

＜増幅型ＭＯＳセンサの複写機への応用＞図２０に本発

明におけるＭＯＳセンサを用いた電子複写機の実施例を示す。図は原理的な構成を示しており、箱型の筐体６０１の上面部分に、透明ガラスなどによる原稿置き台６０２が設けられており、この原稿置き台６０２の上面に紙に手書きをしたあるいはプリントした原稿、あるいは写真などのようなシート状の原稿６０３をおいて押さえ蓋６０４で原稿を押さえる構成である。

【０１０７】筐体６０１内には、原稿置き台６０２の直下位置近傍に、原稿置き台６０２の一方の端から他方の端までの間を一定速度で反復移動できる光学系が設けてある。ここでではこの反復移動方向を主走査方向と呼ぶことにする。光学系は棒状の光源６０５、ミラー６０６、レンズ６０７からなり、光源６０５は主走査方向と直交する方向（この方向を副走査方向と呼ぶことにする）に配する。

【０１０８】レンズ６０７の結像位置にはＭＯＳセンサ６０８が設けてある。ＭＯＳセンサ６０８は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【０１０９】ＭＯＳセンサ６０８は副走査方向１ライン分のイメージを結像されてこれを受光量対応の信号に変換する。スキャナコントローラ６０９はＭＯＳセンサ６０８からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、ＭＯＳセンサ６０８を制御すると共に、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。システムコントローラ６１０はシステム全体の制御を司るものであり、また、ＭＯＳセンサ６０８から出力される受光量対応の信号に基づいてレーザ光源６１１の出力を制御する。レーザ光源６１１はスポット状のレーザビームを発生するものであり、このレーザ光源６１１から発生されたレーザビームはレーザビームをスキャンさせるための走査ミラーであるポリゴンミラー６１２により反射されて円筒状の感光体ドラム６１３に結像される。この結像位置が描画位置である。感光体ドラム６１３は所定速度で一方向に回転駆動される構成であり、感光体ドラム６１３は図示しない帯電装置により、レーザビームの照射位置の上流位置（描画位置の上流位置）で帯電される。

【０１１０】ポリゴンミラー６１２はシステムコントローラ６１０により制御されることにより、スポット状のレーザビームを円筒状の感光体ドラム６１３表面にＭＯＳセンサ６０８からの信号の出力速度対応にスキャンさせる形となり、感光体ドラム６１３のドラム回転方向を主走査方向とすると、当該回転方向と直交方法にレーザビームをスキャンさせることでドラム表面にはレーザビームの光量対応に電荷が失われて原稿のイメージ相当の潜像が形成される。感光体ドラム６１３は、描画位置の下流位置において潜像を可視像にする現像部６１４の配置位置通過時にその位置にある潜像が、現像部６１４の付与するトナーにより現像されて可視像化される。そして、このトナー像をコピー用紙の収納トレイ６１５より一枚ずつ取り出されて感光体ドラム６１３の下面側位置の搬送経路６１６に搬送されて来るコピー用紙に転写される。

【０１１１】コピー用紙の搬送速度と感光体ドラム６１３の回転速度は同期しており、１ライン単位で逐次描画されて感光体ドラム６１３表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙上に残ることになる。搬送経路６１６はこのトナー像が転写されたコピー用紙を排出口側へと送る経路であり、搬送経路６１６に設けてある搬送機構によりコピー用紙は排出口側へと送られるようにしてある。定着部６１７は排出口手前に設けたトナー定着のための装置であり、トナー像が転写されたコピー用紙はこの定着部６１７を通過する際に、トナーがコピー用紙に定着され、排出口に排出される仕組みである。

【０１１２】このような構成において、コピーする時は、原稿置き台６０２の上面にシート状の原稿６０３を置き、押さえ蓋６０４で原稿を押さえる。原稿置き台６０２の直下位置近傍には、原稿置き台６０２の一方の端から他方の端までの間を一定速度で主走査方向に反復移動できる光学系が設けてあるので、プリントスタート操作するとこの光学系である光源６０５、ミラー６０６、レンズ６０７は主走査方向に反復移動する構成となる。

【０１１３】主走査方向を縦方向としてみた場合に、原稿置き台６０２の横方向を幅方向と定める。この場合、光学系を構成する光源６０５は原稿置き台６０２の幅相当分の範囲を照らし、光学系を構成するミラー６０６、レンズ６０７はこの照らされた範囲の像をＭＯＳセンサ６０８の受光面に結像する。ＭＯＳセンサ６０８は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【０１１４】従って、ＭＯＳセンサ６０８は幅方向の１ライン分（すなわち、副走査方向１ライン分）のイメージが結像されてこれを受光量対応の信号に変換する。そして、ＭＯＳセンサ６０８からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、スキャナコントローラ６０９は制御すると共に、また、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。そのため、原稿置き台６０２の原稿６０３のイメージ像が主走査方向順に、しかも、副走査方向１ライン単位で画素順に受光量対応の信号が得られるようになる。

【０１１５】この信号はシステムコントローラ６１０に与えられ、システムコントローラ６１０はこの信号対応にレーザ光源６１１の出力を制御する。そのため、レーザ光源６１１はＭＯＳセンサ６０８から出力される受光

量対応の強さの光を発振することになる。

【０１１６】一方、システムコントローラ６１０はポリゴンミラー６１２をＭＯＳセンサ６０８の読み出し速度に同期させて首振り運動させるように駆動制御するので、ＭＯＳセンサ６０８の読み出し速度に同期させて、しかも、１ライン分のイメージ対応分（すなわち、副走査方向１ライン分）の光学像イメージがポリゴンミラー６１２により感光体ドラム６１３上に描画されることになる。

【０１１７】感光体ドラム６１３は主走査速度に対応する周速度で一定方向に回転駆動されている。そして、感光体ドラム６１３はその周面が、ポリゴンミラー６１２によるレーザ光の描画位置に到達する段階では既に帯電手段により帯電されている。そして、レーザ光を照射されることにより、その照射を受けた部分の感光体ドラム６１３は、電荷がその照射を受けた光量分、電荷が失われている。そのため、感光体ドラム６１３上にはポリゴンミラー６１２によるレーザ光の描画走査位置より回転方向の下流領域に、原稿のイメージが潜像として残ることになる。

【０１１８】この潜像は現像部６１４の位置を通過する段階で、当該現像部６１４の付与するトナーにより現像されて可視像化される。そして、このトナー像はコピー用紙の収納トレイ６１５より一枚ずつ取り出されて感光体ドラム６１３の下面側位置の搬送経路６１６に搬送されて来るコピー用紙に転写される。コピー用紙の搬送速度と感光体ドラム６１３の回転速度は同期しており、１ライン単位で逐次描画されて感光体ドラム６１３表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙上に残ることになる。このトナー像が転写されたコピー用紙は搬送機構により搬送経路６１６を排出口側へと送られ、排出口手前に設けた定着部６１７を通過する際に、この定着部６１７によりトナーがコピー用紙に定着されて排出される。

【０１１９】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能な電子複写機を得ることができるようになる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で読み取って高速で複写することのできる電子複写機を提供できる。

【０１２０】なお、以上の複写機は原稿は位置固定とし、光学系を主走査方向に移動させるようにした構成のものを示したが、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上の複写機はモノクロームの装置を例に説明したが、光学系に３原色のカラーフィルターを設けて、色分解し、色別に潜像を形成して、その色別の潜像をその対応する色のトナーで現像することにより、カラーコピーを得ることができる複写機を実現することができる。

【０１２１】（第１２の実施の形態）

＜増幅型ＭＯＳセンサのスキャナへの応用＞図２１に本発明におけるＭＯＳセンサを用いたハンディ形イメージスキャナの実施例を示す。本発明のイメージスキャナ７００は、図に示すように、筐体７０１内に、光源であるＬＥＤアレイ７０２とミラー７０３、ローラ７０４を取り付けて構成してある。ＬＥＤアレイ７０２は筐体７０１のほぼ横幅全体近くに亙る長さであり、筐体７０１の下方外部を照明する。また、ミラー７０３はＬＥＤアレイ７０２の配置位置近傍に配されて、ＬＥＤアレイ７０２で照明された原稿のイメージ像を筐体７０１の下部に設けたスリット７０１ａを介して筐体７０１の内部に取り込む。

【０１２２】図２１のハンディ形イメージスキャナは、筐体７０１を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット７０１ａから原稿のイメージを１ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるために、ローラ７０４を設けてある。ローラ７０４は原稿に接してその原稿との摩擦により、回転できるようにするために、筐体７０１の下部から周面の一部を露出させてある。この露出位置はスリット７０１ａの近傍である。

【０１２３】筐体７０１の内部にはローラ７０４の回転に同期してその回転方向と回転量を検出するエンコーダ７０５が設けてあり、また、筐体７０１の内部にはＭＯＳセンサ７０６と、このＭＯＳセンサ７０６の受光面に前記ミラー７０３により導いた原稿像を結像させるレンズ７０７が設けてある。

【０１２４】ＭＯＳセンサ７０６は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のものが多い。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現できる。

【０１２５】ここでは原理的に示すために、図２１のような構成を示している。

【０１２６】ＭＯＳセンサ７０６から読み出された信号は、前記エンコーダ７０５の出力により、位置の対応がとられ、また、読み出しタイミング制御に使用される。

【０１２７】このような構成において、シート状の原稿を平らな場所に置き、その上にこのハンディスキャナを置いて、この原稿上をローラ７０４の回転可能な方向に

移動させる。この移動方向が主走査方向となる。このとき、ＬＥＤアレイ７０２は原稿面を照明し、スリット７０１ａを介して原稿のイメージがミラー７０３に入る。そして、ミラー７０３で反射されてレンズ７０７により、ＭＯＳセンサ７０６に結像される。

【０１２８】ＭＯＳセンサ７０６はラインイメージセンサであり、固定してあるＭＯＳセンサ７０６の受光面に、原稿の画像が１ライン相当分ずつ、レンズを７０７を介して結像され、この結像された原稿のイメージ情報を読み取る。

【０１２９】このように、本実施例でのハンディ形イメージスキャナは、筐体７０１を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット７０１ａから原稿のイメージを１ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるローラ７０４が設けてあり、このローラ７０４は原稿に接してその原稿との摩擦により、回転される結果、エンコーダ７０５からこのローラ７０４の回転方向、回転量対応の検出信号が出力される。そして、このエンコーダ７０５からの検出信号を元に、図示しない制御手段により、ＭＯＳセンサ７０６の出力信号を原稿の１ライン単位一致するように、制御して出力させる。

【０１３０】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なイメージスキャナ装置を得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で送ることのできるイメージスキャナ装置を提供できる。

【０１３１】なお、この例ではハンディ形のイメージスキャナを示したが、原稿を原稿置き台の上に置き、光学系を主走査駆動させるようにしたディスクトップ形のイメージスキャナにも応用できる。また、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上のイメージスキャナはモノクロームの装置を例に説明したが、光学系に３原色のカラーフィルターを設けて、色分解し、色別に画像信号を得ることにより、カラー画像の信号を得ることができるイメージスキャナを実現することができる。さらには、光学系を凹面鏡を用いて形成して画像をこの凹面鏡により、ＭＯＳセンサに導くようにしたり、光ファイバを束ねて構成したオプチカルファイバーにより、画像をＭＯＳセンサに導く構成するにするなど種々の変形が可能である。

【０１３２】（第１３の実施の形態）

＜ディスクトップ形のカラーイメージスキャナ＞第１３の実施の形態にディスクトップ形のカラーイメージスキャナに使用する光学系の構成を示す。ディスクトップ形のカラーイメージスキャナでは光学系は定位置固定であり、原稿を主走査方向に走査する。この場合、図２２に示すように、光学系に３原色のカラーフィルタを設けて、色分解し、色別に画像信号を得る。図２２において、画像信号を得るＭＯＳセンサＳはラインセンサであり、画素を１ライン相当分、直線的に並べて構成してある。ＭＯＳセンサＳの受光面側にはカラーフィルタＦが配されている。カラーフィルタＦは１ライン相当分の幅および長さをそれぞれ有するＲ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学フィルタ部が並列的に配された構成である。そして、ＭＯＳセンサＳの受光面側は原稿ＤＰの光学像をレンズＬ、およびカラーフィルタＦを介して結像される構成である。原稿ＤＰは、光源ＬＰにより照明される。

【０１３３】カラーフィルタＦは、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学フィルタ部をＭＯＳセンサＳの受光面上に移動できるように駆動移動走査機構ＤＲにより移動走査可能に支持されている。そして、赤像を受光する時はＲの色成分用の光学フィルタ部を、緑像を受光する時はＧの色成分用の光学フィルタ部を、そして、青像を受光する時はＢの色成分用の光学フィルタ部をＭＯＳセンサＳの受光面上に位置させるように、画像の収集タイミングと同期を取りながら駆動移動制御させる。

【０１３４】これにより、ＭＯＳセンサＳからは、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学像の画像信号を得ることができる。

【０１３５】（第１４の実施の形態）

＜増幅型ＭＯＳセンサのフィルムスキャナ装置への応用＞本発明の増幅型ＭＯＳセンサは、パソコンや画像ディスプレイ装置等に、例えば、３５ｍｍロングフィルムの１コマ、１コマを読み込んで画像信号を得るフィルムスキャナ装置へのも応用できる。

【０１３６】その構成例を図２３に示す。図に示すように、増幅型ＭＯＳセンサによる密着形のラインセンサＳ、このラインセンサＳの受光面側に配されるＳ現像済みの銀塩ロングフィルムＦＭ、この銀塩ロングフィルムＦＭをラインセンサＳの受光面位置上で照明する光源ＬＰ、銀塩ロングフィルムＦを挟んで一方向に一定速度で搬送する一対の搬送ローラＣからなる。

【０１３７】このような構成によれば、搬送ローラＣで銀塩ロングフィルムＦＭを挟み、この搬送ローラＣを一定速度で回転駆動させる。これにより、銀塩ロングフィルムＦＭは一方向に一定速度で搬送される。従って、密着形のラインセンサＳで銀塩ロングフィルムＦＭの像を、フィルム搬送速度に同期させながら読み出し制御して、受光量対応の信号を得る。この信号は雑音のキャンセルが成されており、画像成分のみのフィルム像をライン単位で電気信号に変換して出力することができる。

【０１３８】（第１５の実施の形態）

＜オートフォーカス機構への応用＞図２４に本発明におけるＭＯＳセンサを用いたオートフォーカス機構付きの１眼レフカメラの実施例を示す。図において、本発明の１眼レフカメラ８００は焦点位置調整機構付きのレンズ８０１と、このレンズ８０１のとらえた光学像が結像されて露光されるフィルム８０３、カメラ８００のファインダ８０２ａにレンズ８０１のとらえた光学像を導くプリズム８０２ｂ、本発明のオートフォーカスセンサモジュール８０４、ハーフミラーで構成され、レンズ８０１の光路上に配されて、シャッタ操作することで、前記光路から完全に外れるようにした跳ね上がり式のファインダーミラー８０５と、このファインダーミラー８０５の背面に取り付けられ、前記レンズ８０１の光路上にこのファインダーミラー８０５が位置するときに、ファインダーミラー８０５の透過光学像をオートフォーカスセンサモジュール８０３に結像させるサブミラー８０６を備える。

【０１３９】オートフォーカスセンサモジュール８０４は本発明で用いられるノイズキャンセラ回路を備えたＭＯＳセンサを用いており、図２５に示すように、ＭＯＳセンサ８０４ａ部分の受光面の前面にはセパレータレンズ８０４ｂが固定して設けてある。ＭＯＳセンサ８０４ａとしては２次元配列の受光面を有するものを用いている。セパレータレンズ８０４ｂは図２５に示すように、一対の凸レンズが並べて配置されて構成であり、サブミラー８０６で分配された光学像はこのセパレータレンズ８０４ｂによりそれぞれＭＯＳセンサ８０４ａの受光面の別の領域に結像される構成である。一対の凸レンズが並べて配置された構成のセパレータレンズ８０４ｂでこのように光学像をＭＯＳセンサ８０４ａの受光面に導く構成とすることで、上記受光面には異なる領域にそれぞれ像が結像されて、一対の像が得られることになる。

【０１４０】このような構成のカメラは、レンズ８０１でとらえられる被写体像はファインダーミラー８０５によりプリズム８０２ｂとサブミラー８０６とに分配される。ファインダーミラー８０５に分配された被写体像はプリズム８０２ｂを通ってファインダ８０２ａに結像され、カメラ８００のとらえている被写体像を観察可能にする。

【０１４１】一方、サブミラー８０６に分配された被写体像は、オートフォーカスセンサモジュール８０４に導かれる。オートフォーカスセンサモジュール８０４はＭＯＳセンサ８０４ａにより構成されており、ＭＯＳセンサ８０４ａ部分の受光面の前面にはセパレータレンズ８０４ｂが配置されている。そして、このセパレータレンズ８０４ｂはＭＯＳセンサ８０４ａの受光面にそれぞれ別の領域に結像させる。ＭＯＳセンサ８０４ａでは受光面を形成するそれぞれの画素対応のフォトダイオードに結像された光学像の光量に対応する電気信号を発生するので、これを順に読み出す。

【０１４２】オートフォーカスセンサモジュール８０４においては、セパレータレンズ８０４ｂにより、ＭＯＳセンサ８０４ａ部分の受光面は２つの画像結像領域に事実上、分割されている状態であり、２つの画像結像領域にそれぞれ結像された被写体像は焦点が合焦（ピントが合った状態）した場合には図２５（ａ）の８０６Ａのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０´を中心に、それぞれ同じ画像のものがあらわれる状態になる。

【０１４３】また、前ピン（ピント位置がフィルム面から前位置にずれている状態）では図２５（ｂ）の８０６Ｂのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０´より互いに内側に近付いた位置に、それぞれ同じ画像のものがあらわれる状態とになる。

【０１４４】また、後ピン（ピント位置がフィルム面より後ろの位置にずれている状態）では図２５（ｃ）の８０６Ｃのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０´より互いに外側に離れる位置に、それぞれ同じ画像のものがあらわれる状態とになる。

【０１４５】したがって、このＭＯＳセンサ８０４ａの出力から、当該ＭＯＳセンサ８０４ａの出力が前記各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０´を中心に、それぞれ同じ画像のものがあらわれる状態になる方向にレンズ８０１をピント調整するに必要な制御量を求めてその制御量分、焦点位置調整機構を制御する。これにより、レンズ８０１はフィルム面に対して合焦状態になるように、ピント調整される。

【０１４６】シャッタ操作がされると、ファインダーミラー８０５が跳ね上がり、光路から外れるので、レンズ８０１でとらえた被写体像はフィルム面に結像され、フィルムは露光されてピントの合った被写体像が撮影される。

【０１４７】本発明のオートフォーカス機構を備えたカメラは、ピントの状態検出を低消費電力・低電圧で実現でき、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、早いシャッタ速度で撮影する場合や、高速連写撮影においても、十分に追従してピント状態の検出ができ、即座にピント合わせ制御をして鮮明な画像を撮影することができるようになる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で読み取って高速でピント状態の検出ができ、即座にピント合わせ制御ができて鮮明な画像を撮影することができるようになる。

【０１４８】なお、ここでは１眼レフカメラを例に説明したが、オートフォーカス機構はレンズシャッタカメラや双眼鏡、光学顕微鏡などにも適用することが可能である。次に、上述した各システムで用いられる低雑音のＭ

ＯＳセンサ、すなわち、固定パターンノイズが効果的に除去され、例えば、７０ｄＢ以上の大きな出力ダイナミックレンジを得ることが可能なＭＯＳセンサ、そして、このＭＯＳセンサで用いられるノイズキャンセラ回路、および単位セルの具体例について、図面を参照して説明する。

【０１４９】増幅型ＭＯＳセンサを用いた固体撮像装置が受光部としてフォトダイオードを用いており、各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するもので、高感度という特徴を持つ。

【０１５０】一般に、増幅型ＭＯＳ型固体撮像装置においては、各単位セルにおける画素に相当する受光部であるフォトダイオードの出力信号を、その単位セルに設けられた増幅トランジスタを通して増幅して取り出す。そのため、この増幅の際に、増幅トランジスタの特性バラツキ対応分が信号に重畳されることになる。ゆえに、たとえ各単位セルにおける各フォトダイオードの電位がそれぞれ同じであったとしても、そのフォトダイオードの所属する単位セルでの増幅トランジスタがそれぞれ別物であり、各増幅トランジスタはその特性が微妙に異なるので、出力信号がそれぞれ同じとはならない。そのため、増幅型ＭＯＳ型固体撮像装置で撮像した画像を再生すると、各単位セルでの増幅トランジスタのバラツキに対応する雑音が発生する。

【０１５１】このように増幅型ＭＯＳ型固体撮像装置では、各単位セルでの増幅トランジスタでそれぞれ特性が微妙に異なり、各単位セルで固有なものであるために、再生した画像に場所的に固定されて分布する雑音、つまり、２次元状の雑音の発生が避けられない。この雑音は２次元空間である画面上で、場所的に固定されているという意味で、固定パターン雑音と呼ばれる。

【０１５２】この固定パターン雑音を除去するために設けたのが、以下、詳述する本発明で用いられるノイズキャンセラ回路である。

【０１５３】次に、信号電荷をセル内で増幅する増幅型ＭＯＳセンサを用いた固体撮像装置に用いられるノイズキャンセラ回路の具体的な例に触れておく。

【０１５４】（第１６の実施の形態）図２６は、本発明で用いられる第１６の実施の形態に係るＭＯＳ型固体撮像装置にかかわり、特にノイズキャンセラ回路を備えたＭＯＳ型固体撮像装置の構成例を示す。単位セルＰ４－ｉ－ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数千個×数千個ある。ｉは水平（row）方向の変数、ｊは垂直（column）方向の変数である。各単位セルＰ４－ｉ－ｊの詳細は既に、図９にて説明した例えば、1_{11}，2_{11}，3_{11}，4_{11}からなる回路構成の要素の如きのものである。

【０１５５】本発明で用いられる固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジタルカメラ、ファクシミリ、複写機、スキャナ等がある。

【０１５６】垂直アドレス回路９０５から水平方向に配線されている垂直アドレス線９０６－１，９０６－２，…は各行の単位セルに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線９０７－１，９０７－２，…は、各列の単位セルに接続されている。

【０１５７】各列の単位セルは列方向に配置された垂直信号線９０８－１，９０８－２，…に接続され、垂直信号線９０８－１，９０８－２，…の一端には負荷トランジスタ９０９－１，９０９－２，…が設けられている。負荷トランジスタ９０９－１，９０９－２，…のゲートとドレインは共通にドレイン電圧端子９２０に接続される。

【０１５８】垂直信号線９０８－１，９０８－２，…の他端は、ＭＯＳトランジスタ９２６－１，９２６－２，…のゲートに接続される。ＭＯＳトランジスタ９２６－１，９２６－２，…のソースはＭＯＳトランジスタ９２８－１，９２８－２，…のドレインに接続され、ＭＯＳトランジスタ９２６－１，９２６－２，…、９２８－１，９２８－２，…はソースフォロワ回路として動作する。ＭＯＳトランジスタ９２８－１，９２８－２，…のゲートは共通ゲート端子９３６に接続される。

【０１５９】ＭＯＳトランジスタ９２６－１，９２６－２，…とＭＯＳトランジスタ９２８－１，９２８－２，…との接続点がサンプルホールドトランジスタ９３０－１，９３０－２，…を介してクランプ容量９３２－１，９３２－２，…の一端に接続される。クランプ容量９３２－１，９３２－２，…の他端にはサンプルホールド容量９３４－１，９３４－２，…とクランプトランジスタ９４０－１，９４０－２，…が並列に接続されている。サンプルホールド容量９３４－１，９３４－２，…の他端は接地されている。クランプ容量９３２－１，９３２－２，…の他端は水平選択トランジスタ９１２－１，９１２－２，…を介して信号出力端（水平信号線）９１５にも接続される。

【０１６０】垂直アドレス回路９０５は、複数、ここでは２本の信号を纏めてシフトする回路であり、図２７、図２８、図２９のいずれかの回路により実現される。図２７の例では、入力信号９４６を多数の出力端から順次シフトして出力するアドレス回路９４４の出力がマルチブレクサ９４８により２入力信号９５０と合成される。図２８の例では、エンコード入力９５４をデコードするデコーダ９５２の出力がマルチブレクサ９５６により２入力信号９５８と合成される。図２９の例では、２つのアドレス回路９６０ａ，９６０ｂの出力を束ねて各行の制御信号線とする。

【０１６１】図２６に示した各単位セルＰ４－１－ｉ（ｉ＝１，２，３，～）は、例えば、図９における

1_{11}，2_{11}，3_{11}，4_{11}よりなる部分の如きの構成である。そして、９０６－１－ｉ（ｉ＝１，２，３，～）は、6_i（ｉ＝１，２，３，～）に相当し、９０７－１－ｉ（ｉ＝１，２，３，～）は、7_i（ｉ＝１，２，３，～）に相当し、９０８－１－ｉ（ｉ＝１，２，３，～）は、8_i（ｉ＝１，２，３，～）に相当する。

【０１６２】一般的に、ＭＯＳ型の増幅型固体撮像装置においては、増幅トランジスタの特性のバラツキが信号に影響するため、フォトダイオードの出力が同じでもセルからの出力信号が同じとはならず、写した画像を再生すると増幅トランジスタの特性バラツキ等に対応する２次元状の雑音である固定パターン雑音が発生する。つまり、ＭＯＳ型の増幅型固体撮像装置においては、その受光面全面に一様な光を当てたとしても、マトリクス配置の各画素から得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が２次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。

【０１６３】このため、本実施例においては、単位セル対応に図２６に示すように、水平選択トランジスタ９１２の前に、この固定パターン雑音を抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにしている。

【０１６４】図３１は、増幅型ＭＯＳセンサを用いた従来の固体撮像装置を示す回路構成図である。画素に相当する単位セルＰ０－ｉ－ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数千個×数千個の配列である。ｉは水平（ｒｏｗ）方向の変数、ｊは垂直（ｃｏｌｕｍｎ）方向の変数である。各単位セルＰ０－ｉ－ｊは、フォトダイオード１－ｉ－ｊと、増幅トランジスタ２－ｉ－ｊと、垂直選択トランジスタ３－ｉ－ｊと、リセットトランジスタ４－ｉ－ｊからなる。また、２次元マトリクス状に配列されている単位セルＰ０－１－１，…Ｐ０－ｉ－ｊ，…を順に選択するために、垂直アドレス回路２０５と水平アドレス回路２１３とがある。垂直アドレス回路２０５にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０－１－１，…Ｐ０－ｉ－ｊ，…の横配列数（水平（ｒｏｗ）方向配列数）であるｎに対応する数のアドレス出力端子とリセット信号端子のペアがあり、水平アドレス回路２１３にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０－１－１，…Ｐ０－ｉ－ｊ，…の縦配列数（垂直（ｃｏｌｕｍｎ）方向配列数）であるｍに対応するアドレス出力端子がある。なお、ｍ，ｎ，ｉ，ｊは任意の整数である。

【０１６５】そして、水平（ｒｏｗ）方向に並ぶ単位セルＰ０－１－１，Ｐ０－１－２，…Ｐ０－２－ｊ，…に沿って１本ずつ、垂直アドレス回路２０５から水平（ｒｏｗ）方向に垂直アドレス線６－１，６－２，…が順に配線されており、これら垂直アドレス線６－１，６－２，…はそれぞれ垂直アドレス回路２０５のｎ個のアドレス出力端子のうち、対応する一つに接続されている。

【０１６６】また、水平（ｒｏｗ）方向に並ぶ単位セルＰ０－１－１，Ｐ０－１－２，…Ｐ０－２－ｊ，…に沿って１本ずつ、垂直アドレス回路２０５から水平（ｒｏｗ）方向にリセット信号線７－１，７－２，…が順に配線されており、これらリセット信号線７－１，７－２，…はそれぞれ垂直アドレス回路２０５のｎ個のリセット信号端子のうち、対応する一つに接続されている。

【０１６７】また、垂直方向に並ぶ単位セルＰ０－１－１，Ｐ０－１－２，…Ｐ０－２－ｊ，…に沿って１本ずつ、水平アドレス回路２１３から垂直方向に垂直信号線８－１，８－２，…が順に配線されており、これら垂直信号線８－１，８－２，…はそれぞれ水平アドレス回路２１３のｍ個のアドレス出力端子のうち、対応する一つに接続されている。

【０１６８】垂直アドレス回路２０５から水平方向に配線されている垂直アドレス線６－１，６－２，…は各行の単位セルの垂直選択トランジスタ３－１－１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路２０５から水平方向に配線されているリセット線７－１，７－２，…は、それぞれ対応する各行のリセットトランジスタ４－１－１、…のゲートに接続されている。

【０１６９】入射光を検出するフォトダイオード１－ｉ－ｊは，入射光を検出する受光部を形成するものであって、受光量対応の信号電荷を発生するものであり、１つのフォトダイオードで１画素を構成する。増幅トランジスタ２－ｉ－ｊは、このフォトダイオード１－ｉ－ｊの発生した信号電荷を増幅して検出信号として出力するものであり、フォトダイオード１－ｉ－ｊのカソードが自己のゲートに接続されることにより、フォトダイオード１－ｉ－ｊの信号電荷を増幅してその信号電荷対応の増幅出力を検出信号としてドレイン側に発生するものである。

【０１７０】垂直選択トランジスタ３－ｉ－ｊは、直流のシステム電源と増幅トランジスタ２－ｉ－ｊのドレイン側との間に自己のソース・ドレイン間が接続され、自己ののゲート側は垂直アドレス回路２０５の垂直アドレス線６－ｊに接続される。

【０１７１】リセットトランジスタ４－ｉ－ｊは直流のシステム電源とフォトダイオード１－ｉ－ｊのカソードとの間に自己のソース・ドレイン間が接続され、動作時にフォトダイオード１－ｉ－ｊの信号電荷をリセットする。

【０１７２】つまり、具体的には垂直選択トランジスタ３－ｉ－ｊのソース側とリセットトランジスタ４－ｉ－ｊのソース側が、直流のシステム電源のドレイン電圧端

子に共通に接続されて、ドレイン電圧が供給されるようにしてある。

【０１７３】上述したように、垂直アドレス回路２０５から水平方向に配線されている垂直アドレス線６－１，６－２，…は各行の単位セルの垂直選択トランジスタ３－１－１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路２０５から水平方向に配線されているリセット線７－１，７－２，…は、各行のリセットトランジスタ４－１－１、…のゲートに接続されている。

【０１７４】従って、ｎ×ｍ構成（ｎ行ｍ列の配列構成）の画素の読み出しにおいて、ｎライン存在する水平ライン（行方向ライン）を、その読み出し走査順にアクティブにすべく、垂直アドレス回路２０５が垂直アドレス線６－１，６－２，…を順次アクティブにし、また、画素の信号電荷をリセットするように、出力端子に信号出力をすべく、動作する構成としてある。

【０１７５】以上が、画像検出部であり、この画像検出部のほかにこの画像検出部が検出した画像を読み出す出力部がある。出力部は負荷トランジスタ９－１，９－２，…、信号転送トランジスタ１０－１，１０－２，…、蓄積容量１１－１，１１－２，…、水平（row）選択トランジスタ１２－１，１２－２，…から成り、次のような構成である。

【０１７６】すなわち、各列の単位セルの増幅トランジスタ２－１－１，２－１－２，…のソース側は列方向に配置された垂直信号線８－１，８－２，…のうち、自己の対応する列のものにそれぞれ接続されている。また、各列の単位セル対応に、それぞれ一つずつ、負荷トランジスタ９－１，９－２，…が設けられており、垂直信号線８－１，８－２，…の一端はこれら各負荷トランジスタ９－１，９－２，…のうちの対応する一つと、その負荷トランジスタのソース・ドレイン側を介して直流のシステム電源に接続される。

【０１７７】また、垂直信号線８－１，８－２，…の他端は、１行分の信号を取り込む信号転送トランジスタ１０－１，１０－２，…のうちの自己に対応する一つを介して、１行分の信号を蓄積する蓄積容量１１－１，１１－２，…のうちの自己に対応する一つに接続されるとともに、水平アドレス回路２１３から供給される水平アドレスパルスにより選択される水平（row）選択トランジスタ１２－１，１２－２，…を介して信号出力端（水平信号線）２１５に接続されている。

【０１７８】つまり、垂直信号線８－１，８－２，…の他端は、信号転送トランジスタ１０－１，１０－２，…のうちの対応する一つのトランジスタのソース・ドレインを介して蓄積容量１１－１，１１－２，…のうちの対応する一つの蓄積容量の一端側に接続されるとともに、水平（row）選択トランジスタ１２－１，１２－２，…のうちの対応する一つのトランジスタのソース・ドレインを介して信号出力端（水平信号線）２１５に接続される。また、各蓄積容量１１－１，１１－２，…の他端は接地され、信号転送トランジスタ１０－１，１０－２，…のゲート側は共通ゲート２１４に接続される。共通ゲート２１４には、信号転送すべきタイミングにおいて信号転送パルスを印加することで、信号転送トランジスタ１０－１，１０－２，…をオンさせて、垂直信号線８－１，８－２，…に現れた電圧を、増幅信号蓄積容量１１－１，１１－２，…に転送して蓄積させることができる。水平アドレス回路２１３は、水平１ライン当たりの読み出すべき画素位置を順次選択してゆくためのものであって、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、水平１ラインの読み出し走査速度対応に、その時々の走査位置に該当する画素位置の水平（row）選択トランジスタ１２－１，１２－２，…をアクティブにするように水平アドレスパルスを発生する構成としてある。

【０１７９】従って、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、順次ライン位置を変えながらそのラインにおける画素の信号を読み出すといった走査を制御をすることができる。

【０１８０】図３２のタイミングチャートを参照して、この従来のＭＯＳ型固体撮像装置の動作について説明する。垂直アドレス回路２０５より、垂直アドレス線６－ｉに当該垂直アドレス線６－ｉをハイレベルにするアドレスパルスが印加されると、この行の選択トランジスタ３－ｉ－１，３－ｉ－２，…のみオンとなり、この行の増幅トランジスタ２－ｉ－１，２－ｉ－２，…と負荷トランジスタ９－１，９－２，…でソースフォロワ回路が構成される。

【０１８１】これにより、増幅トランジスタ２－ｉ－１，２－ｉ－２，…のゲート電圧、すなわちフォトダイオード１－ｉ－１，１－ｉ－２，…の電圧とほぼ同等の電圧が垂直信号線８－１，８－２，…に現れる。

【０１８２】このとき、信号転送トランジスタ１０－１，１０－２，…の共通ゲート２１４に信号転送パルスを印加すると、増幅信号蓄積容量１１－１，１１－２，…には垂直信号線８－１，８－２，…に現れた電圧とその容量との積で表される増幅された信号電荷が蓄積される。

【０１８３】増幅信号蓄積容量１１－１，１１－２，…に信号電荷が蓄積された後、垂直アドレス回路５は、リセットライン７－ｉにリセットパルスを印加する。そして、このリセットパルスによりリセットトランジスタ４－ｉ－１，４－ｉ－２，…はオンされ、フォトダイオード１－ｉ－１，１－ｉ－２，…に蓄積された信号電荷はリセットトランジスタ４－ｉ－１，４－ｉ－２，…を介して放電される。これにより、フォトダイオード１－ｉ－１，１－ｉ－２，…はリセットされたことになる。

【０１８４】つぎに、水平アドレス回路２１３から水平

アドレスパルスを水平選択トランジスタ１２－１，１２－２，…に順次印加する。すると、水平選択トランジスタ１２－１，１２－２，…はこの水平アドレスパルスの印加されている間、オンとなる。そして、増幅信号蓄積容量１１－１，１１－２，…に蓄積されていた信号電荷は、オンとなった水平選択トランジスタ１２－１，１２－２，…を通って蓄積信号出力端（水平信号線）２１５から出力される。これにより、１行分の画像信号が出力信号として得られる。

【０１８５】この動作を次の行（水平ライン）、次の行と順次続けることにより、２次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。

【０１８６】このように、順次、ライン位置を変えながら読み出し制御を行うことで、１画面分の画像信号を順次取り出すことができ、連続的にこの動作を繰り返すと動画像が得られることになる。

【０１８７】上述した従来のＭＯＳ型固体撮像装置の単位セルＰ０－ｉ－ｊは、フォトダイオード１－ｉ－ｊからの電荷信号を増幅する増幅トランジスタ２－ｉ－ｊ、信号を読み出すラインを選択する垂直選択トランジスタ３－ｉ－ｊ、増幅トランジスタのゲートのゲートを充放電するリセットトランジスタ４－ｉ－ｊの計３つのトランジスタを用いる。

【０１８８】しかし、ＭＯＳ型固体撮像装置は、増幅トランジスタ２－ｉ－ｊを用いて電荷信号は増幅して出力させるので、この増幅トランジスタ２－ｉ－ｊによる雑音の問題がついて回る。つまり、増幅トランジスタ２－ｉ－ｊは画素である単位セル毎に設けられるが、フォトダイオードが光を受けていないときにも、増幅トランジスタは出力を発生する。これは増幅トランジスタの特性上、避けることができない暗電流や熱雑音などのバラツキに起因するものであり、マトリクス配置の各画素セルでそれぞれ異なる固有のものであるから、一様な光を受光面全面に当てたとしても、得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が２次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。この雑音の問題は大きく、画素を微細化することによって一層、顕著になるから撮像用には、その改善や対策が必要である。

【０１８９】この固定パターン雑音を除去するために、第１６の実施の形態では、単位セル対応に、水平選択トランジスタ１２の前に、この固定パターン雑音を抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにしている（図２６参照）。

【０１９０】尚、図２６では、雑音除去回路としては一例として電圧領域で信号と雑音との差分をとる相関二重サンプリング型を示すが、雑音除去回路の型は、相関二重サンプリング型には限定されず、種々の雑音除去回路を用いることができる。

【０１９１】図３０のタイミングチャートを参照して、図２６の構成のノイズキャンセラ回路付きＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９０９の共通ドレイン端子９２０、インピーダンス変換回路のトランジスタ９２８の共通ゲート端子９３６、クランプトランジスタ９４０の共通ソース端子９３８はＤＣ駆動であるので、タイミングチャートから省略している。

【０１９２】垂直アドレス線９０６－１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線９０６－１に接続されている単位セルＰ４－１－１，Ｐ４－１－２，…の垂直選択トランジスタ９６５がオンとなり、増幅トランジスタ９６４と負荷トランジスタ９０９－１，９０９－２，…でソースフォロワ回路が構成される。

【０１９３】サンプルホールドトランジスタ９３０－１，９３０－２，…の共通ゲート９３７をハイレベルとしてサンプルホールドトランジスタ９３０－１，９３０－２，…をオンする。この後、クランプトランジスタ９４０－１，９４０－２，…の共通ゲート９４２をハイレベルとしてクランプトランジスタ９４０－１，９４０－２，…をオンする。

【０１９４】次に、クランプトランジスタ９４０－１，９４０－２，…の共通ゲート９４２をローレベルとしてクランプトランジスタ９４０－１，９４０－２，…をオフする。このため、垂直信号線９０８－１，９０８－２，…に現れている信号プラス雑音成分はクランプ容量９３２－１，９３２－２，…に蓄積される。

【０１９５】この後、垂直アドレスパルスをローレベルに戻した後、リセット線９０７－１にハイレベルのリセットパルスを印加すると、当該リセット線７－１に接続されている単位セルＰ４－１－１，Ｐ４－１－２，…のリセットトランジスタ９６６がオンとなり、出力回路９６８の入力端子の電荷がリセットされる。

【０１９６】再び、垂直アドレス線９０６－１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線９０６－１に接続されている単位セルＰ４－１－１，Ｐ４－１－２，…の垂直選択トランジスタ９６５がオンとなり、増幅トランジスタ９６４と負荷トランジスタ９０９－１，９０９－２，…でソースフォロワ回路が構成され、信号成分がリセットされた雑音成分のみが垂直信号線９０８－１，９０８－２，…に現れる。

【０１９７】前述したように、クランプ容量９３２－１，９３２－２，…には信号プラス雑音成分が蓄積されているので、クランプノード９４１－１，９４１－２，…には垂直信号線９０８－１，９０８－２，…の電圧変化分、すなわち信号成分プラス雑音成分から雑音成分を差し引いた、固定パターン雑音のない信号電圧のみが現れる。

【０１９８】そして、サンプルホールドトランジスタ９３０－１，９３０－２，…の共通ゲート９３７をローレベルとしてサンプルホールドトランジスタ９３０－１，９３０－２，…をオフする。このため、クランプノード９４１－１，９４１－２，…に現れている雑音のない電圧がサンプルホールド容量９３４－１，９３４－２，…に蓄積される。

【０１９９】この後、水平選択トランジスタ９１２－１，９１２－２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量９３４－１，９３４－２，…に蓄積されている雑音のないフォトダイオード９６２の信号が出力端子（水平信号線）９１５から読み出される。

【０２００】以下、同様に、垂直アドレス線９０６－２，９０６－３，…について上述の動作を繰り返すことにより、２次元状に配置された全てのセルの信号を取り出すことが出来る。

【０２０１】ここで、図３０のタイミングの先後関係を説明する。必須の順番は、次の通りである。

[垂直アドレスパルスの立ち上がり・サンプルホールドパルスの立ち上がり・クランプパルスの立ち上がり→リセットパルスの立ち上がり→リセットパルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスパルスの立ち下がり]

なお、垂直アドレスパルスの立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がりの前後関係は任意であるが、好ましくは上述した順番がよい。

【０２０２】このように、図３０の動作によれば、クランプノード９４１には、信号（プラス雑音）がある時と、増幅トランジスタのゲートがリセットされて信号がない時の差の電圧が現れるため、単位セルＰ４－１－ｉ（ｉ＝１，２，３，４～）における増幅トランジスタの特性バラツキに起因した固定パターン雑音が補償される。すなわち、クランプトランジスタ９３０、クランプ容量９３１、サンプルホールドトランジスタ９４０、サンプルホールド容量９３４からなる回路がノイズキャンセラとして作用する。

【０２０３】なお、本実施例のノイズキャンセラは、ソースフォロワ回路からなるインピーダンス変換回路９２６、９２８を介して垂直信号線９０８に接続されている。すなわち、垂直信号線はトランジスタ９２６のゲートに接続されている。このゲート容量は非常に小さいので、セルの増幅トランジスタは垂直信号線９０８－１，９０８－２，…のみを充電するので、ＣＲの時定数が短く、すぐに定常状態になる。そのため、リセットパルスの印加タイミングを早くすることができ、短時間でノイズキャンセル動作をさせることができる。テレビジョン信号の場合、ノイズキャンセル動作は水平ブランキング期間内に行う必要があり、短時間で正確にノイズキャンセルできることは大きな長所である。さらに、ノイズキャンセル動作に含まれる信号プラス雑音出力時と雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスが同じであるので、正確にノイズをキャンセルすることができる。

【０２０４】すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。

【０２０５】次に、本実施例のノイズキャンセラ回路の素子構造を説明する。

【０２０６】図２６の回路構成からわかるように、クランプ容量９３２とサンプルホールド容量９３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、ノイズキャンセラ回路部分を小型化できる。

【０２０７】具体的には、図３３に示すように、シリコン基板８７２上に第１の絶縁膜８７４を介して第１の電極８７６を形成することにより、サンプルホールド容量３４を構成し、さらに第１の電極８７６上に第２の絶縁膜８７８を介して第２の電極８８０を形成することにより、クランプ容量８３２を構成する。

【０２０８】この図からも明らかなように、第１の電極８７６が共通電極となり、クランプ容量８３２とサンプルホールド容量８３４が積層形成されているので、個別に形成する場合の１／２の面積で同じ容量値を得ることが可能となる。

【０２０９】本実施例においては、単位セルＰ４－１－１、Ｐ４－１－２，…や、垂直アドレス回路９０５、水平アドレス回路９１３などの周辺回路は、p^-型基板上にp^+型不純物層を形成した半導体基板上に形成されている。

【０２１０】図３４（ａ）、図３４（ｂ）は、このような半導体基板の断面図である。

【０２１１】図３４（ａ）に示すように、p^-型基板８８１上にp^+型不純物層８８２を形成した半導体基板にフォトダイオード８８３などのセル要素が形成されている。

【０２１２】半導体基板をこのような構成にすることにより、p^-／p^+境界にある拡散電位により、p^-型基板８１で発生した暗電流がp^+側へ流れ込むのを一部防止することができる。

【０２１３】電子の流れを詳しく解析した結果を簡単に述べると、p^-側で発生した電子にとってp^+不純物層８

８２の厚さＬがｐ⁺とｐ⁻の濃度の比倍すなわちＬ・ｐ⁺／ｐ⁻に見える。

【０２１４】すなわち、図３４（ｂ）に示すように、暗電流の発生源であるｐ⁻基板８８１からフォトダイオード８８３までの距離がｐ⁺／ｐ⁻倍遠くなったように見えることになる。暗電流は、基板深部から流れ込むもの以外にフォトダイオード８８３近傍の空乏層内で発生するものがあり、この空乏層内で発生する暗電流は、基板深部から流れ込む暗電流とほぼ同じ程度ある。空乏層の厚さは約１μｍ程度であり、基板深部から流れ込む暗電流は約１００μｍの深さからも流れてくる。この深さはｐ型半導体内部での電子の拡散距離と呼ばれているものである。この厚さの差にも関わらず暗電流が同等なのは、単位体積あたりの暗電流の発生確率が空乏層内部の方が高いためである。ここで、空乏層で発生する暗電流は原理的に信号電流と分離することができないので、暗電流の低減は基板深部から流れ込む成分を減ずることによってなされる。

【０２１５】また、ｐ⁻型基板７１上にｐ⁺型不純物層７２を形成した半導体基板にセルを形成するので、暗電流が発生することによる基板電位の変動を防止することができ、ｐ型基板は厚いため、抵抗が低く、後述するように、雑音除去回路を確実に動作させることができる。

【０２１６】また、素子温度が上昇すると基板深部からの成分の方が急激に増加するので、これが重要である。その目安は、基板深部からの成分が空乏層で発生した成分よりも十分小さいことであり、具体的には、基板深部からの暗電流が空乏層内部からのものに比べて約１桁下であればいい。すなわち、ｐ⁺／ｐ⁻を１０に設定して基板深部からのものを約１／１０にすればいい。

【０２１７】さらに、基板深部からの暗電流は、ｎ型基板とｐ型ウェルとで構成される半導体基板ではほぼ全くないといってよいが、このような半導体基板と同じレベルにするためにはｐ⁺／ｐ⁻を１００に設定して基板深部からの暗電流を約１／１００にする必要がある。

【０２１８】従来の実績のあるＣＣＤでは、ｎ型の埋め込みチャネルの不純物濃度が約10^{16}ｃｍ$^{-3}$程度であり、この埋め込みチャネルの拡散層を安定して製造するための埋め込みチャネルを囲むｐ型層（ここではｐ型基板）の不純物濃度は約10^{16}ｃｍ$^{-3}$である。

【０２１９】ｐ⁺層の濃度はｐ⁺／ｐ⁻を１０にする場合は約10^{16}ｃｍ$^{-3}$程度、ｐ⁺／ｐ⁻を１００にする場合は約10^{17}ｃｍ$^{-3}$程度となり、ｎ型の埋め込みチャネルの不純物濃度の約10^{16}ｃｍ$^{-3}$と同程度又は１桁逆転してしまう。

【０２２０】このため、従来実績のあるのＣＣＤではこのような不純物濃度のｐ⁺層を使うことは考えられなかった。また、ｐ⁻層の濃度を下げると基板のシート抵抗が高くなるという問題が出てくる。

【０２２１】しかしながら、増幅型のＭＯＳ撮像装置ではＣＣＤの埋め込みチャネルがないためｐ⁻層の濃度を下げずにｐ⁺／ｐ⁻の値をある程度自由に設定できる。

【０２２２】そこで、ｐ型ウェルの抵抗を下げ、ｎ型基板とｐ型ウェルとで構成される半導体基板の構造を改善することによってもセルを構成することができる。

【０２２３】図３５は、ｎ型基板８８５上にシート抵抗の低いｐ⁺ウェル８８６を用いた単位セルの断面図である。また、図３６は、ＣＣＤの単位セルの断面図を示す。

【０２２４】ＣＣＤの単位セルのｎ型基板８８７、ｐ型ウェル８８６、ｎ型埋め込みチャネル８８９の不純物濃度は安定して製造を行うために、それぞれ約10^{14}ｃｍ$^{-3}$、約10^{16}ｃｍ$^{-3}$、約10^{16}ｃｍ$^{-3}$程度にしてある。

【０２２５】ｎ型フォトダイオード８９０の不純物濃度はある程度自由に設定できるため製造上の制約はあまりない。ｐ型ウェル８８６のシート抵抗は上記の不純物濃度では約１００ｋΩ／□程度の値である。ＣＣＤは、前述のようにこのような高い値でも雑音が非常に小さい。

【０２２６】一方、増幅型のＭＯＳ撮像装置で雑音除去回路を使用する場合、このｐ型ウェルのシート抵抗は非常に重要である。何故ならば、リセットパルスによるｐ型ウェル８８６の電位の擾乱が収まる時間がこの装置を応用するシステムにマッチングしなければならないからである。

【０２２７】現行のテレビ方式であるＮＴＳＣ方式では、雑音除去回路を動作させるのは水平帰線期間である約１１［μｓ］の間である。この時間のあいだにｐ型ウェル８８６の電位の擾乱が０．１［ｍＶ］程度まで収まる必要がある。

【０２２８】この０．１［ｍＶ］という非常に小さい値は、ＣＣＤの雑音電圧出力がこの程度であることから起因している。１１［μｓ］という非常に短い時間で０．１［ｍＶ］という非常に小さい値に落ちつかせるには、詳しい解析よるとｐ型ウェル８８６のシート抵抗を１ｋΩ／□以下にしなければならない。これは従来のＣＣＤの約１／１００である。

【０２２９】そのためには、ｐ型ウェル８８６の不純物濃度を約１００倍にする必要があり、ｐ型基板のところで前述したように、ＣＣＤでは不可能な濃度である。さらにハイビジョンテレビ方式では水平帰線期間が３．７７［μｓ］であり、ｐ型ウェル８８６のシート抵抗を３００Ω／□以下にしなければならない。

【０２３０】他の変形例としては、高濃度のｐ⁺型サンドイッチ層を基板上に形成し、表面をそれより濃度の低いｐ型層にすることが考えられる。

【０２３１】図３７は、ｐ⁻型基板９１とｐ型層８９３との間にｐ⁺型サンドイッチ層８９２を形成した半導体基板の構成を示す図である。また、図３８は、ｎ型基板８９５とｐ型層８９７との間にｐ⁺型サンドイッチ層８９６を形成した半導体基板の構成を示す図である。

【０２３２】このようなp⁺型サンドイッチ層は高加速度のメガボルトイオン打ち込み機により実現できる。

【０２３３】上記p型層には、単位セルの構成要素であるフォトダイオード８８３、トランジスタなどの他に、水平アドレス回路、垂直アドレス回路などの周辺回路も形成される。

【０２３４】図３９は、フォトダイオード８８３の周囲を高濃度のp型ウェル１１０３で囲み、n型基板１１０１上の他の部分を他のp型ウェル１１０２で形成することにより構成される半導体基板の構成を示す図である。

【０２３５】このような構成を採用することにより、フォトダイオード８８３への暗電流の漏れ込みを防止することができる。なお、半導体基板１１０１は、p⁻型基板であってもよい。

【０２３６】さらに、セル周辺の水平アドレス回路や垂直アドレス回路の一部又は全部を形成するp型ウェルの濃度は回路設計の方から決められており、セルの最適値とは異なるため撮像領域を形成するp型ウェルとは別のp型層にすることも考えられる。

【０２３７】図４０は、n型基板１１０５上に撮像領域を構成するp型ウェル１１０６を形成するとともに、周辺回路部を構成する他のp型ウェル１１０７を別々に形成した半導体基板の構成を示す図である。

【０２３８】このような構成とすることにより、各構成要素に適したp型ウェルを形成することができる。なお、上記n型基板１１０５は、p⁻型基板であっても良い。

【０２３９】図４１は、n型基板１１０５上に撮像領域を形成するp⁺型サンドイッチ層１１０８及び濃度の低いp型層１１０９を形成するとともに、周辺回路部に他のp型ウェル１１０７を形成したものである。

【０２４０】このような構成とすることにより、各構成要素に適したp型ウェルを形成することができ、フォトダイオードへの暗電流の漏れ込みを防止することができる。なお、上記n型基板１１０５は、p⁻型基板であっても良い。

【０２４１】以上説明したように、本実施例によれば、単位セルの出力をノイズキャンセラ回路を介して出力しているので、単位セルの増幅トランジスタの特性バラツキに応じた固定パターン雑音を抑えることができる。また、ノイズキャンセラ回路においては、クランプ容量９３２－１，９３２－２，…（以下、これらを９３２と総称する。他の添え字付きの部材についても同様）とサンプルホールド容量９３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、容量を小型化できる。

【０２４２】さらに、単位セルの出力をインピーダンス変換回路を介してノイズキャンセラに供給しているので、雑音出力時と信号プラス雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスがほぼ同一であるため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去でき、信号成分のみ取り出すことが可能となり、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラを見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。

【０２４３】また、単位セルを形成する半導体基板として、p⁻型不純物基体と、p⁻型不純物基体上に形成されたp⁺型不純物層とからなる基板を用いることにより、単位セルに進入する暗電流を低減することができ、かつ、基板表面の電位を安定させることができるので、雑音除去回路（ノイズキャンセラ回路）を確実に動作させることができる。

【０２４４】尚、第１６の実施の形態において示した上述のノイズキャンセラ回路部分は一例であり、他の公知の回路を適用可能である。

【０２４５】以上、この発明によれば、単位セルでの光電変換ゲインを高くして高感度を得ると共に、寄生容量を介する増幅トランジスタのゲートへの垂直信号線等からの雑音の飛び込みを抑圧して低雑音を実現可能な固体撮像装置が得られる。また、この高感度、低雑音の固体撮像装置を用いた高解像度、高画質の応用装置が得られる。

【０２４６】なお、本発明は上述の具体例に限定されることなく、種々変形して実施可能である。

【０２４７】

【発明の効果】以上のようにこの発明によれば、素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流によって再生画像を著しく劣化させることのない固体撮像装置を提供することができる。また、この高感度、低雑音の固体撮像装置を用いた高解像度、高画質の応用装置が得られる。

【図面の簡単な説明】

【図１】この発明の固体撮像装置の第１の実施の形態に係る単位セルの構造を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【図２】図１のように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。

【図３】第１の実施の形態の変形例を示したもので、単位セルの構造の断面図である。

【図４】図３のように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。

【図５】第１の実施の形態の第２の変形例を示したもので、単位セルの構造の断面図である。

【図６】この発明の第２の実施の形態に係る単位セルの断面構造を示したもので、（ａ）は断面図、（ｂ）はその平面図である。

【図７】この発明の第３の実施の形態に係る単位セルの断面構造を示したもので、（ａ）は断面図、（ｂ）はそ

の平面図である。
【図８】第３の実施の形態の変形例を示したもので、（ａ）は断面図、（ｂ）はその平面図である。
【図９】従来の一般的な増幅型ＭＯＳセンサと称される固体撮像素子の回路図の一例を示した図である。
【図１０】単位画素のうちフォトダイオード部分の構造を示すもので、（ａ）は断面図、（ｂ）は平面図である。
【図１１】従来の固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。
【図１２】固体撮像素子の基本的構成を示す図である。
【図１３】画像検出部としてＭＯＳセンサを用いた装置の一般的構成を示す図である。
【図１４】カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した構成のＭＯＳ撮像デバイスの一例を示す断面図である。
【図１５】本発明の第５の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いたビデオカメラの実施例を示す構成図である。
【図１６】本発明の第６の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いた別のビデオカメラの実施例を示す構成図である。
【図１７】本発明の第７の実施の形態を説明するための図であって、本発明における増幅型ＭＯＳセンサのネットワークシステムでの応用例を説明するための図である。
【図１８】本発明の第８の実施の形態を説明するための図であって、本発明における増幅型ＭＯＳセンサのスチルカメラへの応用例を説明するための図である。
【図１９】本発明の第９の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いたファクシミリ装置の実施例を示す図である。
【図２０】本発明の第１０の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いた電子複写機の実施例を示す図である。
【図２１】本発明の第１１の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いたハンディ形イメージスキャナの実施例を示す図である。
【図２２】本発明の第１２の実施の形態を説明するための図であって、機械切り替え式のカラーフィルタを用いた増幅型ＭＯＳセンサの構成例を示す図である。
【図２３】本発明の第１３の実施の形態を説明するための図であって、本発明における増幅型ＭＯＳセンサのフィルムスキャナ装置への応用例を説明するための図である。
【図２４】本発明の第１４の実施の形態を説明するための図であって、本発明におけるＭＯＳセンサを用いたオートフォーカス機構付きの１眼レフカメラの実施例を示す図である。
【図２５】オートフォーカス機構の焦点合わせの原理を説明するための図である。
【図２６】本発明の第１５の実施の形態を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図である。
【図２７】第１５の実施の形態における垂直アドレス回路の回路構成例を示す図である。
【図２８】第１５の実施の形態における垂直アドレス回路の他の回路構成例を示す図である。
【図２９】第１５の実施の形態における垂直アドレス回路のさらに他の回路構成例を示す図である。
【図３０】第１５の実施の形態の動作を示すタイミングチャートである。
【図３１】ＭＯＳ型固体撮像装置の従来例の構成を示す回路図である。
【図３２】図３１に示す従来のＭＯＳ型固体撮像装置の動作を示すタイミングチャートである。
【図３３】第１５の実施の形態におけるノイズキャンセラ部分の装置構造を示す断面図、である。
【図３４】第１５の実施の形態における単位セルの装置構造を示す断面図である。
【図３５】第１５の実施の形態における単位セルの部分の半導体基板の変形例を示す図である。
【図３６】ＣＣＤ型固体撮像装置の従来例のセルの断面図である。
【図３７】第１５の実施の形態における単位セルの部分の半導体基板の他の変形例を示す図である。
【図３８】第１５の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。
【図３９】第１５の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。
【図４０】第１５の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。
【図４１】第１５の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。
【符号の説明】
２１…シリコン基板、
２２…ｎ型領域、
２３…素子間分離絶縁層、
２４…ｐ⁺領域（チャネルストッパ用）、
２５…空乏層、
２６…結晶不整合、
２７…素子間分離絶縁層の端部、
２９…ｐ⁺領域（界面準位シールド用）、
３０…ｐ⁺領域（欠陥シールド用）。

【図１】



【図２】



【図１２】



【図３】



【図４】



【図５】



【図１１】



【図6】



【図7】



【図8】



【図9】



【図13】



【図１０】



【図１４】



【図２１】



【図１７】



【図２２】



【図２７】



【図１５】


絞り調整
フォーカス調整回路
103
モータ
102
104
MOSセンサ
キャンセラ
105
色フィルタアレイ
116
IV変換回路
106
帰還回路
反転アンプ
AGC
107
可変帰還回路
反転アンプ
CLP
108
クランプ回路
クランプレベル
TG/SG
111
ゲート回路
リングカウンタ(V)
リングカウンタ(H)
分周器
分周器
発振器
ADC
109
アナログデジタル変換回路
タイミング制御回路
110
DAC
115
アナログ出力
デジタル出力
出力回路
エンコード回路
プロセス回路
114
113
112

【図16】


アナログ出力
デジタル出力
DAC
115
出力回路
114
エンコーダ回路
113
プロセス回路
112
ADC
109R
109G
109B
CLP
108R
108G
108B
AGC
107R
107G
107B
IV変換
106R
106G
106B
TG/SG
111
絞り調整、フォーカス調整回路
103
モータ
102
101
116
105R
105G
105B
201R
201G
201B

【図１８】



【図１９】



【図２８】



【図２０】



【図３５】



【図３６】



【図２３】



【図２４】



【図２５】



【図３７】



【図２９】



【図３３】



【図２６】



【図３１】



【図３０】



【図３８】



【図３２】



【図３４】



【図３９】



【図４０】



【図４１】



フロントページの続き

(72)発明者　井上　郁子
神奈川県川崎市幸区小向東芝町１番地　株式会社東芝研究開発センター内

(72)発明者　野崎　秀俊
神奈川県川崎市幸区小向東芝町１番地　株式会社東芝研究開発センター内